Digital Logic Gates (Dansk)

Digital logic gates kan have mere end moren indgang, for eksempel input A, B, C, D osv., men har generelt kun en digital Udgang, (Q). Individuelle logiske porte kan tilsluttes eller kaskaderes sammen for at danne en logisk gate-funktion med ethvert ønsket antal indgange, eller for at danne kombinerede og sekventielle type kredsløb, eller for at fremstille forskellige logiske gate-funktioner fra standardporte.,

Standard kommercielt tilgængelige digitale logiske gates er tilgængelig i to grundlæggende familier eller former, TTL, der står for Transistor-Transistor Logik som 7400-serien, og de fælles MARKEDSORDNINGER, som står for Komplementære Metal-Oxid-Silicium, som er 4000 serie af chips. Denne notation af TTL eller CMOS henviser til den logiske teknologi, der bruges til at fremstille det integrerede kredsløb, (IC) eller en “chip”, som det mere almindeligt kaldes.,

generelt bruger TTL logic IC ‘s NPN-og PNP-Type bipolære Junction-transistorer, mens CMOS logic IC’ s bruger komplementære MOSFET-eller FELTEFFEKTTRANSISTORER til både deres input-og output-kredsløb.,

samt TTL og CMOS-teknologi, simple digitale logiske gates kan også gøres ved at forbinde sammen dioder, transistorer og modstande til at producere RTL, Modstand-Transistor logik gates, DTL, Diode-Transistor logik gates eller ECL, Emitter-Kombineret logiske gates, men disse er mindre almindelige, nu i forhold til den populære CMOS familie.

integrerede kredsløb eller IC ‘ er, som de mere almindeligt kaldes, kan grupperes sammen i familier i henhold til antallet af transistorer eller “porte”, som de indeholder., For eksempel, en enkel og gate min indeholder kun et par individuelle transistorer, var som en mere kompleks mikroprocessor kan indeholde mange tusinde individuelle transistorporte. Integrerede kredsløb er kategoriseret i forhold til antallet af logiske gates eller komplicerede kredsløb i en enkelt chip med den generelle klassificering af antallet af de enkelte porte, der gives som:

Klassifikation af Integrerede Kredsløb

• Lille Skala Integration eller (SSI) – Indeholder op til 10 transistorer eller et par porte i en enkelt pakke, såsom AND, or, NOT gates.,
• Mellemstore Integration eller (MSI) – mellem 10 og 100 transistorer eller titusinder af gates inden for en enkelt pakke og udføre digital operationer såsom addere, dekodere, tællere, klip-klappere og multipleksere.
• storskala Integration eller (LSI) – mellem 100 og 1.000 transistorer eller hundredvis af porte og udføre specifikke digitale operationer såsom I/O-chips, hukommelse, aritmetiske og logiske enheder.,
• integration i meget stor skala eller (VLSI) – mellem 1.000 og 10.000 transistorer eller tusinder af porte og udfører beregningsoperationer såsom processorer, store hukommelsesarrayer og programmerbare logiske enheder.
• super-stor skala Integration eller (SLSI)-mellem 10.000 og 100.000 transistorer inden for en enkelt pakke og udføre beregningsmæssige operationer såsom mikroprocessor chips, mikro-controllere, grundlæggende billeder og regnemaskiner.,
• Ultra-storskala Integration eller (ULSI) – mere end 1 million transistorer-de store drenge, der bruges i computere CPU ‘er, GPU’ er, videoprocessorer, mikro-controllere, FPGA ‘ er og komplekse billeder.

Mens “ultra large scale” ULSI klassificering er mindre godt brugt, et andet niveau af integration, som repræsenterer den kompleksitet af det Integrerede Kredsløb er kendt som System-on-Chip eller (SOC) for kort., Her produceres de enkelte komponenter såsom mikroprocessor, hukommelse, perifere enheder, I/O-logik osv.alle på et enkelt stykke silicium, og som repræsenterer et helt elektronisk system inden for en enkelt chip, der bogstaveligt talt sætter ordet “integreret” i integreret kredsløb.

Disse komplette integrerede chips, der kan indeholde op til 100 millioner individuelle silicium-CMOS-transistor gates i en enkelt pakke, der generelt anvendes i mobiltelefoner, digitale kameraer, micro-controllere, billeder og robot-type applikationer.,

Moore ‘ s Lov

I 1965, Gordon Moore, medstifter af Intel corporation forudsagde, at “antallet af transistorer og modstande på en enkelt chip fordobles hver 18 måneder”) vedrørende udviklingen af halvleder-port teknologi. Da Gordon Moore lavede sin berømte kommentar tilbage i 1965 var der ca. kun 60 individuelle transistorporte på en enkelt siliciumchip eller dø.verdens første mikroprocessor i 1971 var Intel 4004, der havde en 4-bit databus og indeholdt omkring 2.300 transistorer på en enkelt chip, der opererer på omkring 600kh.., I dag, Intel Corporation har placeret en svimlende 1,2 Milliarder enkelte transistor porte på sin nye Quad-core i7-2700K Sandy Bridge 64-bit mikroprocessor-chip, der opererer på næsten 4GHz, og on-chip transistor-tallet er stadig stigende, som nyere hurtigere mikroprocessorer og mikro-controllere er udviklet.

digitale Logiktilstande

den digitale Logikport er den grundlæggende byggesten, hvorfra alle digitale elektroniske kredsløb og mikroprocessorbaserede systemer er konstrueret. Grundlæggende digitale logiske porte udfører logiske operationer af og, eller og ikke på binære tal.,

i digitalt logisk design er kun to spændingsniveauer eller tilstande tilladt, og disse tilstande kaldes generelt logik “1” og logik “0”, eller høj og lav, eller sandt og falsk. Disse to stater er repræsenteret i boolsk Algebra og standard sandhedstabeller med de binære cifre på henholdsvis “1” og “0”.

et godt eksempel på en digital tilstand er en simpel lyskontakt. Kontakten kan enten være “tændt” eller “slukket”, en tilstand eller den anden, men ikke begge på samme tid.,UE (T)

HØJ (H) logisk “0” FALSK (F) LAV (L)

de Fleste digitale logiske gates og digital logik systemer bruger “Positiv logik”, hvor et logisk niveau “0” eller “LAV”, er repræsenteret af en nul spænding, 0v eller jorden og en logik-niveau “1” eller “HØJ” er repræsenteret ved en højere spænding, f.eks. +5 volt, med at skifte fra den ene spænding niveau til det andet, enten fra et logisk niveau “0” til “1” eller “1” til “0” der gøres så hurtigt som muligt for at forhindre fejlfunktion af logiske kredsløb.,

Der findes også et komplementært “negativ logik” – system, hvor værdierne og reglerne for en logik “0” og en logik “1” vendes, men i dette tutorial-afsnit om digitale logiske porte skal vi kun henvise til den positive logikkonvention, da den er den mest almindeligt anvendte.

i standard TTL (transistor-transistor logic) IC ‘ er er der et foruddefineret spændingsområde for input-og udgangsspændingsniveauerne, der definerer nøjagtigt, hvad der er et logisk “1” – niveau, og hvad der er et logisk “0” – niveau, og disse er vist nedenfor.,

TTL Input & Output Spænding Niveauer

Der er et stort udvalg af logic gate typer i både bipolar 7400-og CMOS-4000 familier af digitale logiske gates, som 74Lxx, 74LSxx, 74ALSxx, 74HCxx, 74HCTxx, 74ACTxx osv, med hver med sin egen særskilte fordele og ulemper i forhold til de andre. Den nøjagtige Koblingsspænding, der kræves for at producere enten en logik “0” eller en logik “1”, afhænger af den specifikke logikgruppe eller familie.,

Ved anvendelse af en standard +5 volt-forsyning anses enhver TTL-spændingsindgang mellem 2.0 v og 5v imidlertid for at være en logisk “1” eller “høj”, mens enhver spændingsindgang under 0.8 v genkendes som en logisk “0” eller “lav”. Spændingsregionen mellem disse to spændingsniveauer enten som input eller som output kaldes den ubestemte Region, og drift inden for dette område kan forårsage, at logikporten producerer en falsk udgang.

CMOS 4000 logic-familien bruger forskellige niveauer af spændinger sammenlignet med TTL-typerne, da de er designet ved hjælp af felteffekttransistorer eller FET ‘ er., I CMOS-teknologi fungerer et logisk “1” – niveau mellem 3,0 og 18 volt, og et logisk “0” – niveau er under 1,5 volt. Derefter viser følgende tabel forskellen mellem logikniveauerne for traditionelle TTL-og CMOS-logikporte.

TTL og CMOS Logik Niveauer

Enhed	Logik 0	Logik 1
TTL	0 0,8 v	2.0 til 5v (VCC)
CMOS	0 til 1,5 v	3.,0-18v (VDD)

Så fra ovenstående observationer, kan vi definere den ideelle digital TTL logik gate, som en, der har en “LAV” – niveauet logisk “0” på 0 volt (jorden) og et “HØJT” niveau logisk “1” på +5 volt, og dette kan blive vist som:

Ideel Digital TTL Logik Gate spændingsniveauer

Hvor en åbning eller lukning af kontakten producerer enten en logik-niveau “1” eller et logisk niveau “0” med modstanden R er kendt som en “pull-up” modstand.,

Digital Logic Noise

mellem disse definerede høje og lave værdier ligger imidlertid det, der generelt kaldes et “ingenmandsland” (det blå område ovenfor), og hvis vi anvender en Signalspænding af en værdi inden for dette ingenmandslandområde, ved vi ikke, om logikporten vil reagere på det som et niveau “0” eller som et niveau “1”, og udgangen bliver uforudsigelig.,

støj er navnet, der gives til en tilfældig og uønsket spænding, der induceres i elektroniske kredsløb ved ekstern interferens, såsom fra nærliggende kontakter, strømforsyningsfluktuationer eller fra ledninger og andre ledere, der opsamler omstrejfende elektromagnetisk stråling. Så for at en logisk port ikke at være indflydelse af støj i skal have en vis mængde støj margin eller støj immunitet.,

Digital Logik Gate Støj-Immunitet

I eksemplet ovenfor, støj signal er oven på de forsyningsspændingen Vcc, og så længe det forbliver over minimum niveau (VON(min)) input en tilsvarende produktion af logic gate er upåvirket. Men når støjniveauet bliver stort nok, og en støjspids får HØJSPÆNDINGSNIVEAUET til at falde under dette minimumsniveau, logikporten kan fortolke denne spike som et lavt niveau input og skifte output i overensstemmelse hermed og producere en falsk output s .itching., For at logikporten ikke skal påvirkes af støj, skal den være i stand til at tolerere en vis mængde uønsket støj på dens input uden at ændre tilstanden af dens output.

Enkle og Grundlæggende Digitale Logiske Gates

Simple digitale logiske gates kan gøres ved at kombinere transistorer, dioder og modstande med et simpelt eksempel på et Diode-Modstand Logik (DRL) OG gate og en Diode-Transistor Logik (DTL) NAND-gate nedenfor.,

Diode-Resistor Circuit	Diode-Transistor circuit
2-input AND Gate	2-input NAND Gate

The simple 2-input Diode-Resistor AND gate can be converted into a NAND gate by the addition of a single transistor inverting (NOT) stage., Brug af diskrete komponenter såsom dioder, modstande og transistorer til at fremstille digitale logiske gate-kredsløb bruges ikke i praktisk kommercielt tilgængelige logiske IC ‘ er, da disse kredsløb lider af forplantningsforsinkelse eller gate-forsinkelse og også strømtab på grund af pull-up-modstande.

en anden ulempe ved diode-modstand logik er, at der ikke er nogen “Fan-out” facilitet, som er evnen af en enkelt udgang til at drive mange indgange i de næste faser. Også denne type design slukker ikke helt ” OFF “som en logik” 0 ” producerer en udgangsspænding på 0.,6v (diode spændingsfald), så følgende TTL-og CMOS-kredsløbsdesign bruges i stedet.

grundlæggende TTL Logic Gates

den simple Diode-modstand og gate ovenfor bruger separate dioder til sine indgange, en for hver indgang., Som en bipolar transistor er faktisk to diode knudepunkter, der er sluttet sammen, der repræsenterer enten en NPN (Negativ-Positiv-Negativ) enhed eller en PNP (Positiv-Negativ-Positiv) enhed, input dioder af diode-transistor logik (DTL) kredsløb kan erstattes af en enkelt NPN transistor med flere emitter indgange til at danne en anden type af logisk kredsløb, kaldet transistor-transistor logik eller TTL som vist.,

Denne forenklede NAND-gate kredsløb består af en input-transistor, TR1, som har to (eller flere) emitter terminaler og en enkelt fase invertere skifte NPN transistor kredsløb af TR2.

Når en af eller begge emittere af TR1, der repræsenterer indgangene “A” og “B”, er forbundet til logikniveau “0” (lavt), passerer basisstrømmen af TR1 gennem dens base / emitterforbindelse til jorden (0V), TR1-mættede stoffer og dens samlerterminal følger., Denne handling resulterer i bunden af TR2 bliver forbundet til jorden (0V), dermed TR2 er “OFF” og output ved Q er høj.

med begge indgange “A” og “B” højt på logisk niveau “1”, input transistor TR1 slår “OFF”, basen af at skifte transistor TR2 bliver høj og tænder den “ON”, så udgangen ved Q er lav på grund af transistorens omskiftningsvirkning. De mange emittere af TR1 er forbundet som indgange, hvilket giver en NAND gate-funktion.,

Emitter-Kombineret Digital Logik Gate

Emitter Kombineret Logik eller blot ECL, er en anden type af digital logik gate, der bruger bipolar transistor logik, hvor transistorerne er ikke drives i mætning regionen, da de er med standard TTL digital logik gate. I stedet input og output kredsløb er push-pull tilsluttede transistorer med forsyningsspændingen negativ med hensyn til jorden.,

Dette har den virkning at øge hastigheden af drift af emitter kombineret logik, portene op til den Gigahertz sortiment sammenlignet med standard TTL typer, men støjen har en større effekt på ECL logik, fordi de umættede transistorer operere inden for deres aktive region og forstærke samt skifte signaler.,

Den “74” Sub-familier af Integrerede Kredsløb

Med forbedringer i kredsløb design for at tage hensyn til formering, forsinkelser, aktuelle forbrug, fan-og i fan-out krav, osv, denne type af TTL bipolar transistor-teknologi danner grundlag af den lovbefalede “74” familie af digitale logik IC ‘ er, såsom “7400” Quad 2-input NAND-gate, eller “7402” Quad 2-input ELLER gate, etc.,underfamilier i 74.. series-serien IC ‘ er er tilgængelige vedrørende de forskellige teknologier, der bruges til at fremstille portene, og de er betegnet med bogstaverne mellem 74-betegnelsen og enhedsnummeret. Der er en række af TTL sub-familier til rådighed, der giver en bred vifte af skift hastigheder og strømforbrug, såsom 74L00 eller 74ALS00 NAND-gate, var de “L” står for “Low-power TTL” og “ALS” står for “Advanced Low-power Schottky TTL”, og disse er listet nedenfor.,

• • 74xx eller 74Nxx: Standard TTL – Disse enheder er de oprindelige TTL familie af logiske gates, som blev indført i begyndelsen af 70’erne. De har et propagation delay på omkring 10ns og et strømforbrug på omkring 10 mw. Forsyningsspændingsområde: 4,75 til 5,25 volt
• * 74L..: lavt strømforbrug TTL – strømforbruget blev forbedret i forhold til standardtyper ved at øge antallet af interne modstande, men på bekostning af en reduktion i skiftehastigheden. Forsyningsspændingsområde: 4,75 til 5,25 volt
• * 74H..: TTL – Skiftehastighed med høj hastighed blev forbedret ved at reducere antallet af interne modstande., Dette øgede også strømforbruget. Forsyningsspændingsområde: 4,75 til 5,25 volt
• * 74S..: Schottky TTL – Schottky teknologi bruges til at forbedre indgangsimpedans, skiftehastighed og strømforbrug (2m.) sammenlignet med 74L.. og 74H.. typer. Forsyningsspændingsområde: 4,75 til 5,25 volt
• * 74ls..: lav effekt Schottky ttl – samme som 74S.. typer, men med øgede interne modstande for at forbedre strømforbruget. Forsyningsspændingsområde: 4,75 til 5.,25 volt
• • 74as..: avanceret Schottky ttl – forbedret design over 74S.. Schottky-typer optimeret til at øge skiftehastigheden på bekostning af strømforbruget på omkring 22m.. Forsyningsspændingsområde: 4.5 til 5.5 volt
• * 74als..: avanceret lav effekt Schottky ttl – lavere strømforbrug på omkring 1m. og højere skiftehastighed på 4nS sammenlignet med 74ls.. typer. Forsyningsspændingsområde: 4.5 til 5.5 volt
• * 74hc..: højhastigheds CMOS – CMOS-teknologi og transistorer for at reducere strømforbruget på mindre end 1uA med CMOS-kompatible indgange. Forsyningsspændingsområde: 4.5 til 5.,5 volt
• * 74hct..: CMOS – CMOS-teknologi og transistorer med høj hastighed for at reducere strømforbruget på mindre end 1uA, men har øget forplantningsforsinkelse på omkring 16nS på grund af de ttl-kompatible indgange. Spændingsområde: 4,5 til 5,5 volt

Grundlæggende Digital CMOS Logik Gate

En af de vigtigste ulemper med digital TTL logik gate serien er, at den logiske gates er baseret på en bipolar transistor logic teknologien, og som transistorer er nuværende automater, de indtager store mængder af strøm fra en fast +5 volt strømforsyning.,

TTL bipolære transistorporte har også en begrænset driftshastighed, når de skifter fra en “slukket” tilstand til en “tændt” tilstand og vice versa kaldet “gate” eller “formeringsforsinkelse”. For at overvinde disse begrænsninger blev komplementære MOS kaldet “CMOS” (komplementær metalo .id halvleder) logiske porte, der bruger “Field Effect Transistors” eller FET ‘ er udviklet.,

Som disse porte for brug af P-kanal og N-kanal-MOSFET ‘ s, som deres input-enhed, på passiv betingelser uden skift, er strømforbruget af CMOS-porte er næsten nul, (1 til 2µA), som gør dem ideelle til brug i low-power batteri kredsløb, og med skift hastigheder op til 100MHz til brug i høj frekvens timing og computer kredsløb.,

Denne grundlæggende CMOS-gate eksempel indeholder tre N-kanal normalt-off ekstraudstyr MOSFET ‘ s, en for hver indgang, der består af FET1 og FET2, og et yderligere skift MOSFET, FET3, der er forudindtaget permantly “PÅ” gennem sin gate.

Når en eller begge indgange “A” og “B” er baseret på logisk niveau “0”, den tilsvarende indgang MOSFET, FET1 eller FET2 er tændt på “OFF” for at producere en logisk “1” (HØJ) output betingelse fra kilden terminal af FET3.,

kun når begge indgange ” A ” og ” B “holdes højt på logisk niveau” 1″, strømmer strømmen gennem den tilsvarende MOSFET, der skifter den” til”, og producerer en outputtilstand ved equivalent svarende til et logisk niveau” 0″, da begge MOSFETS, FET1 og fet2 leder. Derfor producerer skifte handling repræsentant for en NAND gate funktion.

forbedringer i kredsløbsdesignet med hensyn til skiftehastighed, lavt strømforbrug og forbedrede udbredelsesforsinkelser har resulteret i, at Standard CMOS 4000 “CD” – familien af logic IC ‘ er udvikles, der supplerer TTL-serien.,

Som med standard TTL digital logiske gates, alle de store digitale logiske gates og udstyr er til rådighed i CMOS-pakke, som CD4011, en Quad-2-input NAND-gate, eller CD4001, en Quad-2-input ELLER porten sammen med alle deres sub-familier.som TTL-logik drager komplementære mos-kredsløb (CMOS) fordel af det faktum, at både N-kanal-og P-kanalenheder kan fremstilles sammen på det samme substratmateriale for at danne forskellige logiske funktioner.,

en af de største ulemper med CMOS-serien af IC ‘ er sammenlignet med deres ækvivalente TTL-typer er, at de let beskadiges af statisk elektricitet. Også i modsætning til TTL logic gates, der opererer på enkelt + 5V spændinger for både deres input og output niveauer, CMOS digital logic gates operere på en enkelt forsyningsspænding på mellem + 3 og + 18 volt.

almindelige CMOS-underfamilier inkluderer:

• • 4000B – serie: Standard CMOS-disse enheder er den originale Buffererede CMOS-familie af logiske porte, der blev introduceret i begyndelsen af 70 ‘ erne og fungerer fra en forsyningsspænding på 3.0 til 18v d.c.,
• • 74C-serie: 5v CMOS – disse enheder er pin-kompatible med standard 5v TTL-enheder, da deres logiske skift implementeres i CMOS, men med TTL-kompatible indgange. De opererer fra en spænding på 3,0 til 18v d.c.

Bemærk, at CMOS logik gates og enheder er statisk følsomme, så du altid tage de nødvendige forholdsregler for at arbejde på antistatisk måtter eller jordforbundet, arbejdsborde, at bære et antistatisk armbånd, og ikke at fjerne en del fra dets antistatiske emballage, indtil der kræves.,

I den næste tutorial om Digital Logiske Gates, vil vi se på den digitale Logik OG Gate-funktionen som bruges i både TTL og CMOS logik kredsløb samt dens Boolesk Algebra definition og sandheden tabeller.