portes logiques numériques

Les portes logiques numériques peuvent avoir plus d’une entrée, par exemple, les entrées A, B, C, D, etc., mais ont généralement seulement une sortie numérique, (Q). Les portes logiques individuelles peuvent être connectées ou mises en cascade ensemble pour former une fonction de porte logique avec n’importe quel nombre d’entrées souhaité, ou pour former des circuits de type combinatoire et séquentiel, ou pour produire des fonctions de porte logique différentes des portes standard.,

Les portes logiques numériques Standard disponibles dans le commerce sont disponibles en deux familles ou formes de base, TTL qui signifie Transistor-Transistor logique telle que la série 7400, et CMOS qui signifie complémentaire métal-oxyde-silicium qui est la série 4000 de puces. Cette notation de TTL ou CMOS fait référence à la technologie logique utilisée pour fabriquer le circuit intégré, (IC) ou une « puce” comme on l’appelle plus communément.,

D’une manière générale, les circuits intégrés logiques TTL utilisent des Transistors à jonction bipolaire de type NPN et PNP tandis que les circuits intégrés logiques CMOS utilisent des Transistors à effet de champ de type MOSFET ou JFET complémentaires pour leurs circuits,

en plus de la technologie TTL et CMOS, de simples portes logiques numériques peuvent également être fabriquées en connectant des diodes, des transistors et des résistances pour produire RTL, des portes logiques Résistance-Transistor, DTL, des portes logiques Diode-Transistor ou ECL, portes logiques couplées à L’émetteur, mais celles-ci sont moins courantes maintenant par rapport à la famille populaire CMOS.

Les Circuits intégrés ou circuits intégrés comme on les appelle plus communément, peuvent être regroupés en familles en fonction du nombre de transistors ou de « portes” qu’ils contiennent., Par exemple, un simple et porte mon contiennent seulement quelques transistors individuels, étaient comme un microprocesseur plus complexe peut contenir plusieurs milliers de portes de transistors individuels. Les circuits intégrés sont classés en fonction du nombre de portes logiques ou de la complexité des circuits au sein d’une seule puce avec la classification générale pour le nombre de portes individuelles donnée comme suit:

Classification des Circuits intégrés

• intégration à petite échelle ou (SSI) – contiennent jusqu’à 10 transistors ou quelques portes dans un,
• intégration à échelle moyenne ou (MSI)-entre 10 et 100 transistors ou des dizaines de portes dans un seul boîtier et effectuer des opérations numériques telles que les additionneurs, décodeurs, compteurs, tongs et multiplexeurs.
• intégration à grande échelle ou (LSI) – entre 100 et 1 000 transistors ou des centaines de portes et effectuer des opérations numériques spécifiques telles que les puces d’E/S, la mémoire, les unités arithmétiques et logiques.,
• intégration à très grande échelle ou (VLSI) – entre 1 000 et 10 000 transistors ou des milliers de portes et effectuer des opérations de calcul telles que les processeurs, les grandes baies de mémoire et les dispositifs logiques programmables.
• intégration à très grande échelle ou (SLSI)-entre 10 000 et 100 000 transistors dans un seul boîtier et effectuer des opérations de calcul telles que des puces à microprocesseur, des micro-contrôleurs, des images de base et des calculatrices.,
• intégration à très grande échelle ou (ULSI) – plus de 1 million de transistors-les grands garçons qui sont utilisés dans les processeurs d’ordinateurs, les GPU, les Processeurs vidéo, les micro-contrôleurs, les FPGA et les images complexes.

alors que la classification ULSI « ultra large scale” est moins bien utilisée, un autre niveau d’intégration qui représente la complexité du Circuit intégré est connu sous le nom de système sur puce ou (SOC) pour faire court., Ici, les composants individuels tels que le microprocesseur, la mémoire, les périphériques, la logique d’E/S, etc., sont tous produits sur une seule pièce de silicium et qui représente un système électronique entier dans une seule puce, mettant littéralement le mot « intégré” dans le circuit intégré.

ces puces intégrées complètes qui peuvent contenir jusqu’à 100 millions de portes individuelles de transistor silicium-CMOS dans un seul paquet sont généralement utilisées dans les téléphones mobiles, les appareils photo numériques, les micro-contrôleurs, les PIC et les applications de type robotique.,

loi de Moore

en 1965, Gordon Moore, cofondateur D’Intel corporation, prédit que « le nombre de transistors et de résistances sur une seule puce doublera tous les 18 mois” en ce qui concerne le développement de la technologie des portes semi-conductrices. Lorsque Gordon Moore a fait son célèbre commentaire en 1965, il n’y avait environ que 60 portes de transistor individuelles sur une seule puce ou matrice de silicium.

le premier microprocesseur au monde en 1971 était L’Intel 4004 qui avait un bus de données 4 bits et contenait environ 2 300 transistors sur une seule puce, fonctionnant à environ 600 kHz., Aujourd’hui, Intel Corporation a placé un stupéfiant 1,2 milliard de portes de transistors individuels sur sa nouvelle puce de microprocesseur 64 bits Quad-core i7-2700K Sandy Bridge fonctionnant à près de 4 GHz, et le nombre de transistors sur puce continue d’augmenter, à mesure que de nouveaux microprocesseurs et micro-contrôleurs plus rapides sont développés.

états logiques numériques

La porte logique numérique est le bloc de base à partir duquel tous les circuits électroniques numériques et les systèmes à microprocesseur sont construits. Les portes logiques numériques de base effectuent des opérations logiques de AND, OR ET NOT sur des nombres binaires.,

dans la conception logique numérique, seuls deux niveaux ou états de tension sont autorisés et ces états sont généralement appelés logique « 1” et logique « 0”, ou haut et bas, ou vrai et faux. Ces deux états sont représentés dans L’algèbre booléenne et les tables de vérité standard par les chiffres binaires de « 1” et « 0” respectivement.

un bon exemple d’état numérique est un simple interrupteur d’éclairage. Le commutateur peut être  » ON « ou” OFF », un État ou l’autre, mais pas les deux en même temps.,UE (T)

HIGH (H) Logic « 0” FALSE (F) LOW (L)

La plupart des portes logiques numériques et des systèmes logiques numériques utilisent dont un niveau logique « 0” ou « bas” est représenté par une tension nulle, 0V ou masse et un niveau logique « 1” ou « haut” est représenté par une tension plus élevée telle que +5 volts, le passage d’un niveau de tension à l’autre, soit d’un niveau logique « 0” à un « 1” ou d’un « 1” à un « 0” étant effectué le plus rapidement possible pour éviter tout dysfonctionnement du circuit logique.,

Il existe également un système complémentaire de « logique négative” dans lequel les valeurs et les règles d’une logique « 0” et d’une logique « 1” sont inversées mais dans cette section de tutoriel sur les portes logiques numériques, nous ne ferons référence qu’à la convention de logique positive car elle est la plus couramment utilisée.

dans les circuits intégrés standard TTL (transistor-transistor logic), il existe une plage de tension prédéfinie pour les niveaux de tension d’entrée et de sortie qui définissent exactement ce qu’est un niveau logique « 1” et ce qu’est un niveau logique « 0” et ceux-ci sont indiqués ci-dessous.,

entrée TTL & niveaux de tension de sortie

Il existe une grande variété de types de portes logiques dans les familles bipolaires 7400 et CMOS 4000 de portes logiques numériques telles que 74Lxx, 74LSxx, 74alsxx, 74hcxx, 74hctxx, 74actxx etc., chacun ayant ses propres avantages et inconvénients distincts par rapport à l’autre. La tension de commutation exacte requise pour produire une logique « 0” ou une logique « 1” dépend du groupe ou de la famille de logique spécifique.,

cependant, lors de l’utilisation d’une alimentation standard +5 volts, toute entrée de tension TTL comprise entre 2,0 v et 5 V est considérée comme une logique « 1” ou « haute” tandis que toute entrée de tension inférieure à 0,8 v est reconnue comme une logique « 0” ou « basse”. La région de tension entre ces deux niveaux de tension en entrée ou en sortie est appelée région indéterminée et le fonctionnement dans cette région peut entraîner la production d’une fausse sortie par la porte logique.

la famille logique CMOS 4000 utilise différents niveaux de tensions par rapport aux types TTL car ils sont conçus à l’aide de transistors à effet de champ, ou FET., Dans la technologie CMOS, un niveau logique  » 1 « fonctionne entre 3,0 et 18 volts et un niveau logique” 0 » est inférieur à 1,5 volts. Ensuite, le tableau suivant montre la différence entre les niveaux logiques des portes logiques traditionnelles TTL et CMOS.

Logique TTL et CMOS Niveaux

Type de Périphérique	Logique 0	Logique 1
TTL	0 à 0,8 v	2.0 à 5v (VCC)
CMOS	0 à 1,5 v	3.,0 à 18v (VDD)

ensuite, à partir des observations ci-dessus, nous pouvons définir la porte logique numérique TTL idéale comme celle qui a une logique de niveau « bas” « 0” de 0 volts (masse) et une logique de niveau « haut” « 1” de +5 volts et peut être démontré comme suit:

niveaux de tension de grille logique numérique TTL idéal

où l’ouverture ou la fermeture du commutateur produit un niveau logique « 1” ou un niveau logique « 0”, la résistance R étant appelée résistance « pull-up”.,

Digital Logic Noise

cependant, entre ces valeurs élevées et basses définies se trouve ce qu’on appelle généralement un « no man’s land” (la zone bleue ci-dessus) et si nous appliquons une tension de signal d’une valeur dans ce no man’s land, nous ne savons pas si la porte logique y répondra comme un niveau « 0” ou comme un niveau « 1”, et la sortie deviendra imprévisible.,

Le bruit est le nom donné à une tension aléatoire et indésirable qui est induite dans les circuits électroniques par des interférences externes, telles que des commutateurs à proximité, des fluctuations d’alimentation ou des fils et autres conducteurs qui captent un rayonnement électromagnétique parasite. Ensuite, pour qu’une porte logique ne soit pas influencée par le bruit, il faut avoir une certaine marge de bruit ou une immunité au bruit.,

digital Logic Gate Noise Immunity

dans l’exemple ci-dessus, le signal de bruit est superposé à la tension D’alimentation Vcc et tant qu’il reste au-dessus du niveau minimum (VON(min)), l’entrée et la sortie correspondante de la Mais quand le niveau de bruit devient assez grand et qu’un pic de bruit fait descendre le niveau de haute tension en dessous de ce niveau minimum, la porte logique peut interpréter ce pic comme une entrée de bas niveau et commuter la sortie en conséquence produisant une fausse commutation de sortie., Ensuite, pour que la porte logique ne soit pas affectée par le bruit, elle doit pouvoir tolérer une certaine quantité de bruit indésirable sur son entrée sans changer l’état de sa sortie.

portes logiques numériques de base simples

des portes logiques numériques simples peuvent être réalisées en combinant des transistors, des diodes et des résistances avec un exemple simple d’une logique Diode-résistance (DRL) et d’une porte NAND logique Diode-Transistor (DTL) donné ci-dessous.,

Diode-Resistor Circuit	Diode-Transistor circuit
2-input AND Gate	2-input NAND Gate

The simple 2-input Diode-Resistor AND gate can be converted into a NAND gate by the addition of a single transistor inverting (NOT) stage., L’utilisation de composants discrets tels que des diodes, des résistances et des transistors pour fabriquer des circuits de grille logique numériques ne sont pas utilisés dans les circuits intégrés logiques pratiques disponibles dans le commerce, car ces circuits souffrent d’un retard de propagation ou d’un retard de grille et d’une perte de puissance due aux résistances pull-up.

un autre inconvénient de la logique diode-résistance est qu’il n’y a pas d’installation de « Fan-out” qui est la capacité d’une sortie unique à piloter de nombreuses entrées des étages suivants. De plus, ce type de conception ne s’éteint pas complètement car une logique « 0” produit une tension de sortie de 0.,6V (chute de tension de diode), ainsi les conceptions suivantes de circuit de TTL et de CMOS sont utilisées à la place.

portes logiques ttl de base

La Diode-résistance et la porte simples ci-dessus utilisent des diodes séparées pour ses entrées, une pour chaque entrée., Comme un transistor bipolaire est effectivement deux jonctions de diodes connectées entre elles, représentant soit un dispositif NPN (négatif-positif-négatif) ou un dispositif PNP (positif-négatif-positif), les diodes d’entrée du circuit logique diode-transistor (DTL) peuvent être remplacées par un seul transistor NPN avec plusieurs entrées d’émetteur pour former un autre type de circuit logique appelé,

Ce circuit simplifié de porte NAND se compose d’un transistor D’entrée, TR1 qui a deux (ou plus) bornes d’émetteur et un circuit de transistor de commutation NPN inverseur à un étage de TR2.

lorsque L’un ou l’autre des émetteurs de TR1 représentant les entrées « A” et « B” sont connectés au niveau logique « 0” (faible), le courant de base de TR1 passe par sa jonction base / émetteur à la masse (0V), TR1 sature et sa borne collectrice suit., Cette action a pour conséquence que la base de TR2 devient connectée à la terre (0V), donc TR2 est « OFF” et la sortie à Q est élevée.

avec les deux entrées « A” et « B” élevées au niveau logique « 1”, le transistor D’entrée TR1 s’éteint, la base du transistor de commutation TR2 devient élevée et l’allume de sorte que la sortie à Q est faible en raison de l’action de commutation du transistor. Les multiples émetteurs de TR1 sont connectés en tant qu’entrées produisant ainsi une fonction de porte NAND.,

Emitter-Coupled digital Logic Gate

Emitter Coupled Logic ou simplement ECL, est un autre type de porte logique numérique qui utilise une logique de transistor bipolaire où les transistors ne sont pas exploités dans la région de saturation, comme ils le sont avec la porte logique numérique TTL standard. Au lieu de cela, les circuits d’entrée et de sortie sont des transistors connectés push-pull avec la tension d’alimentation négative par rapport à la terre.,

cela a pour effet d’augmenter la vitesse de fonctionnement des portes logiques couplées à l’émetteur jusqu’à la plage de Gigahertz par rapport aux types TTL standard, mais le bruit a un effet plus important dans la logique ECL, car les transistors insaturés fonctionnent dans leur région active et amplifient ainsi que commutent les signaux.,

les sous-familles de Circuits intégrés « 74”

avec des améliorations dans la conception des circuits pour tenir compte des retards de propagation, de la consommation de courant, des exigences de fan-in et fan-out, etc., ce type de technologie de transistor bipolaire TTL constitue la base de la famille préfixée « 74” des circuits intégrés logiques numériques, tels que le « 7400” Quad 2-input NAND gate, ou le « 7402” Quad 2-input NOR gate, etc.,

Les sous-familles des circuits intégrés de la série 74xxx sont disponibles en ce qui concerne les différentes technologies utilisées pour fabriquer les portes et elles sont désignées par les lettres entre la désignation 74 et le numéro de l’appareil. Il existe un certain nombre de sous-familles TTL disponibles qui fournissent une large gamme de vitesses de commutation et de consommation d’énergie telles que la porte NAND 74L00 ou 74als00, où le « L” signifie « Low-power TTL” et le « ALS” signifie « Advanced Low-power Schottky TTL” et ceux-ci sont énumérés ci-dessous.,

• • 74xx ou 74Nxx: Standard TTL – ces dispositifs sont la famille originale de portes logiques TTL introduites au début des années 70. ils ont un retard de propagation d’environ 10ns et une consommation d’énergie d’environ 10 mW. Plage de tension d’alimentation: 4,75 à 5,25 volts
• * 74Lxx: faible puissance TTL-la consommation D’énergie a été améliorée par rapport aux types standard en augmentant le nombre de résistances internes mais au prix d’une réduction de la vitesse de commutation. Plage de tension d’alimentation: 4,75 à 5,25 volts
• * 74Hxx: la vitesse de commutation TTL haute vitesse a été améliorée en réduisant le nombre de résistances internes., Cela augmente la consommation d’énergie. Plage de tension d’alimentation: 4.75 à 5.25 volts
• * 74Sxx: la technologie Schottky TTL – Schottky est utilisée pour améliorer l’impédance d’entrée, la vitesse de commutation et la consommation d’énergie (2 MW) par rapport aux types 74Lxx et 74Hxx. Plage de tension d’alimentation: 4,75 à 5,25 volts
• * 74LSxx: faible puissance Schottky TTL – identique aux types 74Sxx mais avec des résistances internes accrues pour améliorer la consommation d’énergie. Plage de tension d’alimentation: 4.75 à 5.,25 volts
• * 74asxx: Advanced Schottky TTL – conception améliorée par rapport aux types Schottky 74Sxx optimisée pour augmenter la vitesse de commutation au détriment d’une consommation d’énergie d’environ 22 mw. Plage de tension d’alimentation: 4.5 à 5.5 volts • / li >
• * 74ALSxx: avancé Faible Puissance Schottky TTL-faible consommation d’énergie d’environ 1 mw et une vitesse de commutation plus élevée de 4nS par rapport aux types 74LSxx. Plage de tension d’alimentation: 4.5 à 5.5 volts
• * 74HCxx: technologie CMOS-CMOS haute vitesse et transistors pour réduire la consommation d’énergie de moins de 1uA avec des entrées compatibles CMOS. Plage de tension d’alimentation: 4,5 à 5.,5 volts • / li >
• * 74HCTxx: haute vitesse CMOS-CMOS technologie et transistors à réduire la consommation d’énergie de moins que 1uA mais a augmenté propagation retard d’environ 16nS en raison de la TTL compatible entrées. Plage de tension d’alimentation: 4,5 à 5,5 volts

porte logique numérique CMOS de base

l’un des principaux inconvénients de la série de portes logiques numériques TTL est que les portes logiques sont basées sur la technologie logique à transistors bipolaires et que les transistors sont des dispositifs fonctionnant en courant, ils consomment de,

En outre, les portes de transistors bipolaires TTL ont une vitesse de fonctionnement limitée lors du passage d’un état « OFF” à un état « ON” et vice-versa appelé « gate” ou « propagation delay”. Pour surmonter ces limitations, des portes logiques MOS complémentaires appelées « CMOS” (Complementary Metal Oxide Semiconductor) qui utilisent des « Transistors à effet de champ” ou FET ont été développées.,

comme ces portes utilisent à la fois des MOSFET À canal P et à canal N comme périphérique d’entrée, dans des conditions de repos sans commutation, la consommation D’énergie des portes CMOS est presque nulle (1 à 2µA), ce qui les rend idéales pour une utilisation dans des circuits de batterie de faible puissance et avec des vitesses,

cet exemple de porte CMOS de base contient trois MOSFET d’amélioration normalement désactivés à N canaux, un pour chaque entrée composée de FET1 et FET2, et un MOSFET de commutation supplémentaire, FET3, qui est polarisé de manière permanente « 

lorsque l’une ou les deux entrées « A” et « B” sont mises à la terre au niveau logique « 0”, le MOSFET d’entrée correspondant, FET1 ou FET2 sont désactivés, produisant une condition de sortie logique « 1” (haute) à partir du terminal source de FET3.,

ce n’est que lorsque les deux entrées « A” et « B” sont maintenues élevées au niveau logique « 1” que le courant traverse le MOSFET correspondant en le commutant « ON”, produisant un État de sortie à Q équivalent à un niveau logique « 0” car les deux MOSFET, FET1 et FET2 conduisent. Produisant ainsi l’action de commutation représentative d’une fonction de porte NAND.

des améliorations dans la conception du circuit en ce qui concerne la vitesse de commutation, la faible consommation d’énergie et les retards de propagation améliorés ont permis de développer la famille Standard CMOS 4000 « CD” de circuits intégrés logiques qui complètent la gamme TTL.,

comme pour les portes logiques numériques TTL standard, Toutes les principales portes logiques et périphériques numériques sont disponibles dans le package CMOS, telles que la CD4011, une porte NAND à 2 entrées Quad, ou la CD4001, une porte NOR à 2 entrées Quad ainsi que toutes leurs sous-familles.

comme la logique TTL, les circuits MOS (CMOS) complémentaires tirent parti du fait que les dispositifs à canal N et à canal P peuvent être fabriqués ensemble sur le même matériau de substrat pour former diverses fonctions logiques.,

l’un des principaux inconvénients de la gamme CMOS des circuits intégrés par rapport à leurs types TTL équivalents est qu’ils sont facilement endommagés par l’électricité statique. En outre, contrairement aux portes logiques TTL qui fonctionnent sur des tensions uniques de +5V pour leurs niveaux d’entrée et de sortie, les portes logiques numériques CMOS fonctionnent sur une seule tension d’alimentation comprise entre +3 et +18 volts.

Les sous-familles CMOS courantes comprennent:

• • série 4000B: CMOS Standard – ces dispositifs sont la famille originale de portes logiques CMOS tamponnées introduites au début des années 70 et fonctionnent à partir d’une tension d’alimentation de 3,0 à 18 V c. c.,
• • série 74C: CMOS 5v – ces appareils sont compatibles pin avec les appareils TTL 5V standard car leur commutation logique est implémentée en CMOS mais avec des entrées compatibles TTL. Ils fonctionnent à partir d’une tension d’alimentation de 3,0 à 18 V c. c.

notez que les portes logiques et les dispositifs CMOS sont sensibles à l’électricité statique, alors prenez toujours les précautions appropriées de travailler sur des tapis antistatiques ou des établis mis à la terre, de porter un bracelet antistatique et de ne pas,

dans le prochain tutoriel sur les portes logiques numériques, nous examinerons la logique numérique et la fonction de porte utilisées dans les circuits logiques TTL et CMOS, ainsi que sa définition D’algèbre booléenne et ses tables de vérité.