Porte logiche digitali

Porte logiche digitali possono avere più di un ingresso, ad esempio, ingressi A, B, C, D ecc., ma generalmente hanno solo una uscita digitale, (Q). Le porte logiche individuali possono essere collegate o collegate in cascata insieme per formare una funzione di porta logica con qualsiasi numero desiderato di ingressi, o per formare circuiti di tipo combinatorio e sequenziale, o per produrre funzioni di porta logica diverse dalle porte standard.,

Le porte logiche digitali standard disponibili in commercio sono disponibili in due famiglie o forme di base, TTL che sta per logica Transistor-transistor come la serie 7400 e CMOS che sta per complementare Metallo-ossido-silicio che è la serie 4000 di chip. Questa notazione di TTL o CMOS si riferisce alla tecnologia logica utilizzata per produrre il circuito integrato, (IC) o un “chip” come viene più comunemente chiamato.,

In generale, TTL logic IC utilizza transistor a giunzione bipolare di tipo NPN e PNP mentre CMOS logic IC utilizza transistor a effetto di campo di tipo MOSFET o JFET complementari sia per i loro circuiti di ingresso che di uscita.,

Oltre alla tecnologia TTL e CMOS, è possibile realizzare semplici porte logiche digitali collegando diodi, transistor e resistori per produrre RTL, porte logiche Resistore-Transistor, DTL, porte logiche Diodo-transistor o ECL, porte logiche accoppiate con emettitore, ma queste sono meno comuni rispetto alla popolare famiglia CMOS.

I circuiti integrati o IC come vengono più comunemente chiamati, possono essere raggruppati in famiglie in base al numero di transistor o “gate” che contengono., Ad esempio, un semplice E gate my contengono solo pochi transistor individuali, erano come un microprocessore più complesso può contenere molte migliaia di porte transistor individuali. I circuiti integrati sono classificati secondo il numero di porte logiche o la complessità dei circuiti all’interno di un singolo chip con il generale di classificazione per numero di singoli gates assegnato come:

Classificazione dei Circuiti Integrati

• Piccola Scala di Integrazione o (SSI) – Contiene fino a 10 transistor o un paio di porte all’interno di un unico pacchetto, come E, O, NON cancelli.,
• Integrazione media scala o (MSI)-tra 10 e 100 transistor o decine di porte all’interno di un unico pacchetto ed eseguire operazioni digitali come adders, decoder, contatori, flip-flop e multiplexer.
• Integrazione su larga scala o (LSI) – tra 100 e 1.000 transistor o centinaia di porte ed eseguire specifiche operazioni digitali come i/O chip, memoria, aritmetica e unità logiche.,
• Very-Large Scale Integration o (VLSI) – tra 1.000 e 10.000 transistor o migliaia di porte ed eseguire operazioni di calcolo come processori, array di memoria di grandi dimensioni e dispositivi logici programmabili.
• Super-Large Scale Integration or (SLSI)-tra 10.000 e 100.000 transistor all’interno di un singolo pacchetto ed eseguire operazioni di calcolo come chip a microprocessore, micro-controller, PIC di base e calcolatrici.,
• Ultra-Large Scale Integration or (ULSI) – più di 1 milione di transistor – i grandi ragazzi che vengono utilizzati nei computer CPU, GPU, processori video, micro-controller, FPGA e PICS complessi.

Mentre la classificazione ULSI “ultra large scale” è meno utilizzata, un altro livello di integrazione che rappresenta la complessità del circuito integrato è noto come System-on-Chip o (SOC) in breve., Qui i singoli componenti come il microprocessore, la memoria, le periferiche, la logica di I/O ecc., sono tutti prodotti su un unico pezzo di silicio e che rappresenta un intero sistema elettronico all’interno di un singolo chip, mettendo letteralmente la parola “integrato” in circuito integrato.

Questi chip integrati completi che possono contenere fino a 100 milioni di singoli gate transistor silicio-CMOS all’interno di un singolo pacchetto sono generalmente utilizzati in telefoni cellulari, fotocamere digitali, micro-controller, PIC e applicazioni di tipo robotico.,

Legge di Moore

Nel 1965, Gordon Moore co-fondatore della Intel corporation predisse che “Il numero di transistor e resistori su un singolo chip raddoppierà ogni 18 mesi” per quanto riguarda lo sviluppo della tecnologia dei gate a semiconduttore. Quando Gordon Moore ha fatto il suo famoso commento nel lontano 1965 c’erano circa solo 60 porte transistor individuali su un singolo chip di silicio o morire.

Il primo microprocessore al mondo nel 1971 fu l’Intel 4004 che aveva un bus dati a 4 bit e conteneva circa 2.300 transistor su un singolo chip, funzionando a circa 600kHz., Oggi, la Intel Corporation ha collocato uno sconcertante 1,2 miliardi di porte transistor individuali sul suo nuovo Quad-core i7-2700K Sandy Bridge chip a microprocessore a 64 bit che funziona a quasi 4 GHz, e il numero di transistor su chip è ancora in aumento, come nuovi microprocessori più veloci e micro-controller sono sviluppati.

Stati logici digitali

La porta logica digitale è il blocco di base da cui sono costruiti tutti i circuiti elettronici digitali e i sistemi basati su microprocessore. Le porte logiche digitali di base eseguono operazioni logiche di AND, OR e NOT su numeri binari.,

Nella progettazione logica digitale sono consentiti solo due livelli di tensione o stati e questi stati sono generalmente indicati come Logica “1” e Logica “0”, o ALTO e BASSO, o VERO e FALSO. Questi due stati sono rappresentati nell’Algebra booleana e nelle tabelle di verità standard dalle cifre binarie di “1” e “0” rispettivamente.

Un buon esempio di uno stato digitale è un semplice interruttore della luce. L’interruttore può essere “ON” o “OFF”, uno stato o l’altro, ma non entrambi allo stesso tempo.,UE (T)

ALTA (H) “0”Logico FALSE (F) BASSA (L)

la Maggior parte digitale cancelli di logica e logica digitale uso dei sistemi di “logica Positiva”, in cui il livello logico “0” o “BASSA” è rappresentato da una tensione zero, 0v o terra e un livello logico “1” o “ALTA” è rappresentato da una tensione superiore come il +5 volt, con il passaggio da un livello di tensione all’altro, da un livello logico “0” a “1” o un “1” a “0” essere effettuata il più rapidamente possibile per evitare che il funzionamento difettoso del circuito logico.,

Esiste anche un sistema complementare di ” Logica negativa “in cui i valori e le regole di una logica” 0 “e una logica” 1” sono invertiti, ma in questa sezione tutorial sulle porte logiche digitali ci riferiremo solo alla convenzione logica positiva in quanto è la più comunemente usata.

Negli IC TTL standard (transistor-transistor logic) c’è un intervallo di tensione predefinito per i livelli di tensione di ingresso e di uscita che definiscono esattamente ciò che è un livello logico “1” e ciò che è un livello logico “0” e questi sono mostrati di seguito.,

Ingresso TTL & Tensione di Uscita Livelli

Ci sono una grande varietà di logic gate tipi sia bipolare 7400 e il CMOS 4000 famiglie di logica digitale porte come 74Lxx, 74LSxx, 74ALSxx, 74HCxx, 74HCTxx, 74ACTxx ecc, con ognuno con i suoi vantaggi e svantaggi rispetto alle altre. La tensione di commutazione esatta necessaria per produrre una logica ” 0 “o una logica” 1” dipende dal gruppo logico specifico o dalla famiglia.,

Tuttavia, quando si utilizza un’alimentazione standard a +5 volt, qualsiasi ingresso di tensione TTL compreso tra 2,0 v e 5 V è considerato una logica “1” o “ALTA” mentre qualsiasi ingresso di tensione inferiore a 0,8 v è riconosciuto come logica “0” o “BASSA”. La regione di tensione tra questi due livelli di tensione sia come ingresso o come uscita è chiamata Regione indeterminata e operando all’interno di questa regione può causare la porta logica per produrre una falsa uscita.

La famiglia logica CMOS 4000 utilizza diversi livelli di tensioni rispetto ai tipi TTL poiché sono progettati utilizzando transistor ad effetto di campo o FET., Nella tecnologia CMOS un livello logico ” 1 “funziona tra 3,0 e 18 volt e un livello logico” 0 ” è inferiore a 1,5 volt. Quindi la seguente tabella mostra la differenza tra i livelli logici delle porte logiche TTL e CMOS tradizionali.

TTL e CMOS Livelli di Logica

Tipo di Dispositivo	0	Logica 1
TTL	0 a 0,8 v	2.0 a 5v (VCC)
CMOS	0 e 1,5 v	3.,0 a 18v (VDD)

Poi, dalle osservazioni sopra riportate, si può definire ideale in logica TTL porta come uno che ha un “BASSO” livello logico “0” 0 volt (terra) e un “ALTO” livello logico “1” di +5 volt e questo può essere dimostrato come:

Ideale in Logica TTL Tensione di Gate Livelli

in Cui l’apertura o la chiusura dell’interruttore produce un livello logico “1” o un livello logico “0” con la resistenza R è conosciuto come un “pull-up” resistenza.,

Rumore logico digitale

Tuttavia, tra questi valori definiti ALTI e BASSI si trova quella che viene generalmente chiamata “terra di nessuno” (l’area blu sopra) e se applichiamo una tensione di segnale di un valore all’interno di questa area di terra di nessuno non sappiamo se la porta logica risponderà ad essa come livello “0” o come livello “1”, e l’uscita diventerà imprevedibile.,

Il rumore è il nome dato a una tensione casuale e indesiderata che viene indotta nei circuiti elettronici da interferenze esterne, come da interruttori vicini, fluttuazioni dell’alimentazione elettrica o da fili e altri conduttori che captano le radiazioni elettromagnetiche vaganti. Quindi, affinché una porta logica non sia influenzata dal rumore, deve avere una certa quantità di margine di rumore o immunità al rumore.,

Immunità al rumore del cancello logico digitale

Nell’esempio precedente, il segnale di rumore viene sovrapposto alla tensione di alimentazione Vcc e finché rimane al di sopra del livello minimo (VON(min)) l’ingresso e l’uscita corrispondente del cancello logico non vengono influenzati. Ma quando il livello di rumore diventa abbastanza grande e un picco di rumore fa scendere il livello di ALTA tensione al di sotto di questo livello minimo, il gate logico può interpretare questo picco come un ingresso di basso livello e commutare l’uscita di conseguenza producendo una falsa commutazione di uscita., Quindi, affinché la porta logica non sia influenzata dal rumore, deve essere in grado di tollerare una certa quantità di rumore indesiderato sul suo ingresso senza modificare lo stato della sua uscita.

Semplici porte logiche digitali di base

Semplici porte logiche digitali possono essere realizzati combinando transistor, diodi e resistenze con un semplice esempio di una logica diodo-resistore (DRL) e gate e una logica diodo-transistor (DTL) NAND gate dato di seguito.,

Diode-Resistor Circuit	Diode-Transistor circuit
2-input AND Gate	2-input NAND Gate

The simple 2-input Diode-Resistor AND gate can be converted into a NAND gate by the addition of a single transistor inverting (NOT) stage., L’utilizzo di componenti discreti come diodi, resistori e transistor per rendere i circuiti di gate logici digitali non sono utilizzati in pratici circuiti logici disponibili in commercio in quanto questi circuiti soffrono di ritardo di propagazione o ritardo di gate e anche di perdita di potenza dovuta alle resistenze di pull-up.

Un altro svantaggio della logica diodo-resistore è che non esiste una funzione di “Fan-out” che è la capacità di una singola uscita di pilotare molti ingressi delle fasi successive. Anche questo tipo di design non si spegne completamente “OFF” come logica “0” produce una tensione di uscita di 0.,6 v (diodo caduta di tensione), in modo che i seguenti TTL e CMOS circuito disegni sono utilizzati invece.

Porte logiche TTL di base

Il semplice diodo-resistore E gate sopra utilizza diodi separati per i suoi ingressi, uno per ogni ingresso., Poiché un transistor bipolare è effettivamente due giunzioni diodi collegate tra loro, che rappresentano un dispositivo NPN (Negativo-Positivo-Negativo) o un dispositivo PNP (Positivo-Negativo-Positivo), i diodi di ingresso del circuito logico diodo-transistor (DTL) possono essere sostituiti da un singolo transistor NPN con più ingressi emettitore per formare un altro tipo di circuito logico chiamato logica transistor-transistor o TTL come mostrato.,

Questo circuito di gate NAND semplificato è costituito da un transistor di ingresso, TR1 che ha due (o più) terminali di emettitore e un circuito di transistor di commutazione NPN invertente a singolo stadio di TR2.

Quando uno o entrambi gli emettitori di TR1 che rappresentano gli ingressi “A” e “B” sono collegati al livello logico “0” (BASSO), la corrente di base di TR1 passa attraverso la sua giunzione base / emettitore a terra (0V), TR1 satura e il suo terminale collettore segue., Questa azione si traduce nella base di TR2 diventando collegato a terra (0 V), quindi TR2 è “OFF” e l’uscita a Q è alta.

Con entrambi gli ingressi “A” e “B” ALTI a livello logico “1”, il transistor di ingresso TR1 si spegne “OFF”, la base del transistor di commutazione TR2 diventa ALTA e lo accende “ON” in modo che l’uscita a Q sia BASSA a causa dell’azione di commutazione del transistor. Gli emettitori multipli di TR1 sono collegati come ingressi producendo così una funzione di gate NAND.,

Emitter-Coupled Digital Logic Gate

Emitter Coupled Logic o semplicemente ECL, è un altro tipo di porta logica digitale che utilizza la logica a transistor bipolare in cui i transistor non sono azionati nella regione di saturazione, come lo sono con la porta logica digitale TTL standard. Invece i circuiti di ingresso e di uscita sono transistor collegati push-pull con la tensione di alimentazione negativa rispetto alla massa.,

Questo ha l’effetto di aumentare la velocità di funzionamento delle porte logiche accoppiate con emettitore fino alla gamma Gigahertz rispetto ai tipi TTL standard, ma il rumore ha un effetto maggiore nella logica ECL, perché i transistor insaturi operano all’interno della loro regione attiva e amplificano così come i segnali di commutazione.,

Il “74” Sub-famiglie di Circuiti Integrati

Con i miglioramenti nella progettazione di circuiti per tener conto dei ritardi di propagazione, il consumo di corrente, fan-in e fan-out requisiti ecc, questo tipo di TTL transistor bipolare tecnologia costituisce la base del prefisso “74” famiglia di logica digitale IC, come il “7400” Quad 2-input NAND gate, o il “7402” Quad 2-input NOR gate, etc.,

Sono disponibili sottofamiglie degli IC della serie 74xxx relative alle diverse tecnologie utilizzate per fabbricare le porte e sono indicate dalle lettere tra la designazione 74 e il numero del dispositivo. Ci sono un certo numero di sotto-famiglie TTL disponibili che forniscono una vasta gamma di velocità di commutazione e consumo di energia come il 74L00 o 74ALS00 NAND gate, erano la “L” sta per “Low-power TTL” e la “ALS” sta per “Advanced Low-power Schottky TTL” e questi sono elencati di seguito.,

• • 74xx o 74Nxx: TTL standard – Questi dispositivi sono la famiglia originale di porte logiche TTL introdotta nei primi anni ‘ 70. Hanno un ritardo di propagazione di circa 10ns e un consumo energetico di circa 10mW. Gamma di tensione di alimentazione: da 4,75 a 5,25 volt
• • 74Lxx: Bassa potenza TTL-Il consumo di energia è stato migliorato rispetto ai tipi standard aumentando il numero di resistenze interne ma al costo di una riduzione della velocità di commutazione. Gamma di tensione di alimentazione: da 4,75 a 5,25 volt
• • 74Hxx: la velocità di commutazione TTL ad alta velocità è stata migliorata riducendo il numero di resistenze interne., Ciò ha anche aumentato il consumo di energia. Gamma di tensione di alimentazione: da 4,75 a 5,25 volt
• • 74Sxx: la tecnologia Schottky TTL – Schottky viene utilizzata per migliorare l’impedenza di ingresso, la velocità di commutazione e il consumo energetico (2 Mw) rispetto ai tipi 74Lxx e 74Hxx. Gamma di tensione di alimentazione: 4.75 a 5.25 volt
• • 74LSxx: Bassa potenza Schottky TTL-Stesso come 74Sxx tipi, ma con una maggiore resistenze interne per migliorare il consumo di energia. Gamma di tensione di alimentazione: 4.75 a 5.,25 volt
• • 74ASxx: Advanced Schottky TTL – Design migliorato rispetto ai tipi Schottky 74Sxx ottimizzati per aumentare la velocità di commutazione a scapito del consumo energetico di circa 22mW. Gamma di tensione di alimentazione: 4.5 a 5.5 volt
• • 74ALSxx: Avanzata a bassa potenza Schottky TTL-Basso consumo energetico di circa 1 Mw e una maggiore velocità di commutazione di 4nS rispetto a 74LSxx tipi. Gamma di tensione di alimentazione: da 4,5 a 5,5 volt
• • 74HCxx: tecnologia CMOS – CMOS ad alta velocità e transistor per ridurre il consumo energetico inferiore a 1uA con ingressi compatibili CMOS. Gamma di tensione di alimentazione: 4.5 a 5.,5 volt
• • 74HCTxx: tecnologia CMOS – CMOS ad alta velocità e transistor per ridurre il consumo energetico inferiore a 1uA ma ha aumentato il ritardo di propagazione di circa 16nS a causa degli ingressi compatibili TTL. Gamma di tensione di alimentazione: da 4,5 a 5,5 volt

Porta logica digitale CMOS di base

Uno dei principali svantaggi della serie TTL digital logic gate è che le porte logiche sono basate sulla tecnologia logica a transistor bipolare e poiché i transistor sono dispositivi a funzionamento corrente, consumano grandi quantità di energia da un alimentatore,

Inoltre, le porte a transistor bipolari TTL hanno una velocità operativa limitata quando si passa da uno stato” OFF “a uno stato” ON “e viceversa chiamato” gate “o”ritardo di propagazione”. Per superare queste limitazioni sono stati sviluppati MOS complementari chiamati “CMOS” (Complementary Metal Oxide Semiconductor) porte logiche che utilizzano “Transistor ad effetto di campo” o FET.,

Poiché queste porte utilizzano MOSFET sia a canale P che a canale N come dispositivo di ingresso, in condizioni di riposo senza commutazione, il consumo energetico delle porte CMOS è quasi pari a zero (da 1 a 2µA), rendendole ideali per l’uso in circuiti a batteria a bassa potenza e con velocità di commutazione verso l’alto di 100 MHz,

Questo esempio di gate CMOS di base contiene tre MOSFET di potenziamento a canale N normalmente disattivati, uno per ogni ingresso composto da FET1 e FET2, e un MOSFET di commutazione aggiuntivo, FET3 che è polarizzato permantly “ON” attraverso il suo gate.

Quando uno o entrambi gli ingressi “A” e “B” sono collegati a livello logico “0”, il MOSFET di ingresso corrispondente, FET1 o FET2 vengono disattivati producendo una condizione di uscita logica “1” (ALTA) dal terminale sorgente di FET3.,

Solo quando entrambi gli ingressi “A” e “B” sono tenuti ALTI a livello logico “1”, la corrente scorre attraverso il MOSFET corrispondente commutandolo “ON” producendo uno stato di uscita a Q equivalente a un livello logico “0” come entrambi i MOSFET, FET1 e FET2 stanno conducendo. Producendo quindi l’azione di commutazione rappresentativa di una funzione di gate NAND.

I miglioramenti nella progettazione del circuito per quanto riguarda la velocità di commutazione, il basso consumo energetico e i ritardi di propagazione migliorati hanno portato allo sviluppo della famiglia di IC logici CMOS 4000 “CD” standard che completano la gamma TTL.,

Come per le porte logiche digitali TTL standard, tutte le principali porte logiche digitali e dispositivi sono disponibili nel pacchetto CMOS come il CD4011, un Quad 2-ingresso NAND gate, o il CD4001, un Quad 2-ingresso NOR gate insieme a tutte le loro sotto-famiglie.

Come la logica TTL, i circuiti MOS (CMOS) complementari sfruttano il fatto che sia i dispositivi a canale N che quelli a canale P possono essere fabbricati insieme sullo stesso materiale di substrato per formare varie funzioni logiche.,

Uno dei principali svantaggi con la gamma CMOS di IC rispetto ai loro tipi TTL equivalenti è che sono facilmente danneggiati dall’elettricità statica. Inoltre, a differenza delle porte logiche TTL che operano su singole tensioni +5V sia per i loro livelli di ingresso che di uscita, le porte logiche digitali CMOS operano su una singola tensione di alimentazione compresa tra +3 e +18 volt.

Le sottofamiglie CMOS comuni includono:

• • Serie 4000B: CMOS standard-Questi dispositivi sono la famiglia originale di porte logiche CMOS Bufferizzate introdotta nei primi anni ‘ 70 e funzionano da una tensione di alimentazione da 3,0 a 18 V CC.,
• • Serie 74C: CMOS 5v-Questi dispositivi sono pin-compatibili con i dispositivi TTL standard 5v poiché la loro commutazione logica è implementata in CMOS ma con ingressi compatibili TTL. Funzionano da una tensione di alimentazione di 3.0 a 18v d. c.

Si noti che le porte logiche CMOS e i dispositivi sono statici sensibili, quindi prendere sempre le opportune precauzioni di lavorare su tappetini antistatici o banchi da lavoro a terra, indossare un braccialetto antistatico e non rimuovere una parte dal suo imballaggio antistatico fino a quando richiesto.,

Nel prossimo tutorial sulle porte logiche digitali, esamineremo la logica digitale E la funzione di gate utilizzata nei circuiti logici TTL e CMOS, nonché le sue tabelle di definizione e verità dell’algebra booleana.