Cyfrowe bramki logiczne mogą mieć więcej niż jedno wejście, na przykład wejścia A, B, C, D itp., ale generalnie mają tylko jedno wyjście cyfrowe, (Q). Poszczególne bramki logiczne mogą być połączone lub połączone kaskadowo, tworząc funkcję bramki logicznej z dowolną liczbą wejść, lub tworząc kombinacyjne i sekwencyjne obwody lub wytwarzając różne funkcje bramki logicznej od standardowych bramek.,
standardowo dostępne na rynku cyfrowe bramki logiczne są dostępne w dwóch podstawowych rodzinach lub formach, TTL, który oznacza logikę tranzystor-tranzystor, taką jak seria 7400, i CMOS, który oznacza komplementarny Metal-tlenek-krzem, który jest serią układów 4000. Ta notacja TTL lub CMOS odnosi się do technologii logicznej używanej do produkcji układu scalonego (IC) lub „chip”, Jak to jest powszechnie nazywane.,
cyfrowa bramka logiczna
Ogólnie rzecz biorąc, układy TTL logic wykorzystują dwubiegunowe Tranzystory połączeniowe typu NPN i PNP, podczas gdy układy CMOS logic wykorzystują komplementarne tranzystory polowe typu MOSFET lub JFET dla obwodów wejściowych i wyjściowych.,
oprócz technologii TTL i CMOS, proste cyfrowe bramki logiczne mogą być również wykonane przez łączenie ze sobą diod, tranzystorów i rezystorów w celu uzyskania bramek logicznych RTL, Rezystor-Tranzystor, DTL, diodowo-Tranzystorowe lub ECL, bramki logiczne sprzężone z emiterem, ale są one mniej powszechne w porównaniu do popularnej rodziny CMOS.
Układy scalone lub Układy scalone, jak się je powszechnie nazywa, można pogrupować w rodziny według liczby tranzystorów lub „bramek”, które zawierają., Na przykład, prosty i Brama my zawierają tylko kilka pojedynczych tranzystorów, były jako bardziej złożony mikroprocesor może zawierać wiele tysięcy pojedynczych bramek tranzystorowych. Układy scalone są klasyfikowane według liczby bramek logicznych lub złożoności obwodów w obrębie jednego układu z ogólną klasyfikacją dla liczby pojedynczych bramek podaną jako:
Klasyfikacja układów scalonych
- integracja w małej skali lub (SSI) – zawierają do 10 tranzystorów lub kilka bramek w jednym pakiecie, takich jak bramki i, lub, nie.,
- integracja w średniej skali lub (MSI) – od 10 do 100 tranzystorów lub dziesiątek bramek w jednym pakiecie i wykonuje operacje cyfrowe, takie jak dodawarki, Dekodery, liczniki, klapki i multipleksery.
- wielkoskalowa integracja lub (LSI) – od 100 do 1000 tranzystorów lub setek bramek i wykonuje określone operacje cyfrowe, takie jak układy We/Wy, pamięci, jednostki arytmetyczne i logiczne.,
- Integracja na bardzo dużą skalę lub (VLSI)-od 1000 do 10 000 tranzystorów lub tysięcy bramek i wykonuje operacje obliczeniowe, takie jak procesory, Duże macierze pamięci i programowalne urządzenia logiczne.
- Super-Large Scale Integration lub (SLSI) – od 10 000 do 100 000 tranzystorów w jednym pakiecie i wykonuje operacje obliczeniowe, takie jak chipy mikroprocesorowe, mikro-Kontrolery, podstawowe Zdjęcia i kalkulatory.,
- ultra-Large Scale Integration or (ULSI) – ponad 1 milion tranzystorów-big boys, które są używane w komputerach CPU, GPU, procesory wideo, mikro-Kontrolery, FPGA i złożonych Zdjęć.
chociaż klasyfikacja ULSI „ultra large scale” jest mniej dobrze używana, inny poziom integracji, który reprezentuje złożoność układu scalonego, jest znany jako System-on-Chip lub (SOC) w skrócie., Tutaj poszczególne komponenty, takie jak mikroprocesor, pamięć, urządzenia peryferyjne, logika We/Wy itp., są produkowane na jednym kawałku krzemu, który reprezentuje cały układ elektroniczny w jednym chipie, dosłownie umieszczając słowo „zintegrowany” w układzie scalonym.
te kompletne zintegrowane układy, które mogą zawierać do 100 milionów pojedynczych bramek tranzystorowych silikonowo-CMOS w jednym pakiecie, są zwykle używane w telefonach komórkowych, aparatach cyfrowych, mikro-kontrolerach, aplikacjach PIC i robotach.,
Prawo Moore ' a
w 1965 roku Gordon Moore współzałożyciel Intel corporation przewidział, że „liczba tranzystorów i rezystorów na jednym chipie podwoi się co 18 miesięcy” w odniesieniu do rozwoju technologii bramek półprzewodnikowych. Kiedy Gordon Moore zrobił swój słynny komentarz w 1965 roku, było około 60 pojedynczych bramek tranzystorowych na jednym silikonowym chipie lub matrycy.
pierwszym na świecie mikroprocesorem w 1971 roku był Intel 4004, który miał 4-bitową magistralę danych i zawierał około 2300 tranzystorów na jednym chipie, pracujący z częstotliwością około 600kHz., Obecnie Intel Corporation umieściło oszałamiające 1,2 miliarda pojedynczych bramek tranzystorowych na swoim nowym czterordzeniowym 64-bitowym mikroprocesorze i7-2700K Sandy Bridge pracującym z częstotliwością prawie 4 GHz, a liczba tranzystorów na chipie wciąż rośnie, ponieważ opracowywane są nowsze szybsze mikroprocesory i mikrokontrolery.
Cyfrowe Stany logiczne
cyfrowa bramka logiczna jest podstawowym budulcem, z którego zbudowane są wszystkie cyfrowe układy elektroniczne i układy oparte na mikroprocesorach. Podstawowe cyfrowe bramki logiczne wykonują operacje logiczne AND, OR I NOT na liczbach binarnych.,
w projektowaniu logiki cyfrowej dozwolone są tylko dwa poziomy napięcia lub stany, a te stany są ogólnie określane jako logika „1” i logika „0”, lub wysokie i niskie, lub prawda i fałsz. Te dwa stany są reprezentowane w algebrze Boole 'a i standardowych tablicach prawdy przez cyfry binarne odpowiednio” 1 „i ” 0″.
dobrym przykładem stanu cyfrowego jest prosty przełącznik światła. Przełącznik może być „włączony” lub „wyłączony”, w jednym stanie lub w drugim, ale nie w obu jednocześnie.,UE (T)
większość cyfrowych bramek logicznych i logiki cyfrowej systemy wykorzystują „logikę dodatnią”, w której poziom logiczny „0” lub „niski” jest reprezentowany przez napięcie zerowe, 0V lub uziemienie, a poziom logiczny „1” lub „wysoki” jest reprezentowany przez wyższe napięcie, takie jak +5 V, przy czym przełączanie z jednego poziomu napięcia na drugi, z poziomu logicznego „0” do „1” lub „1” do „0” jest dokonywane tak szybko, jak to możliwe, aby zapobiec wadliwemu działaniu obwodu logicznego.,
istnieje również uzupełniający system „logiki Negatywnej”, w którym wartości i zasady logiki ” 0 „i logiki” 1 ” są odwrócone, ale w tej sekcji tutoriala o cyfrowych bramkach logicznych będziemy odnosić się tylko do pozytywnej konwencji logiki, ponieważ jest ona najczęściej używana.
w standardowych układach TTL (transistor-transistor logic) istnieje wstępnie zdefiniowany zakres napięć dla poziomów napięcia wejściowego i wyjściowego, które dokładnie określają, co jest poziomem logicznym „1”, a co jest poziomem logicznym „0”.,
wejście TTL & poziomy napięcia wyjściowego
istnieje duża różnorodność typów bramek logicznych zarówno w bipolarnej 7400 i CMOS 4000 rodziny cyfrowych bramek logicznych, takich jak 74Lxx, 74lsxx, 74alsxx, 74hcxx, 74hctxx, 74actxx itp., z których każdy ma swoje własne zalety i wady w porównaniu z innymi. Dokładne napięcie przełączania wymagane do wytworzenia logiki ” 0 ” lub logiki „1” zależy od konkretnej grupy logicznej lub rodziny.,
jednak przy standardowym zasilaniu +5 V każde wejście napięcia TTL pomiędzy 2.0 V A 5v jest uważane za logikę „1” lub „HIGH”, podczas gdy każde wejście napięcia poniżej 0.8 V jest uznawane za logikę „0” lub „LOW”. Obszar napięcia pomiędzy tymi dwoma poziomami napięcia jako wejście lub jako wyjście nazywa się nieokreślonym obszarem i działanie w tym regionie może spowodować, że bramka logiczna wytworzy fałszywe wyjście.
rodzina układów logicznych CMOS 4000 wykorzystuje różne poziomy napięć w porównaniu z typami TTL, ponieważ są one projektowane przy użyciu tranzystorów polowych lub FET., W technologii CMOS poziom logiki „1” działa od 3,0 do 18 V, a poziom logiki „0” jest poniżej 1,5 V. Następnie poniższa tabela pokazuje różnicę między poziomami logicznymi tradycyjnych bramek logicznych TTL i CMOS.
poziomy logiczne TTL i CMOS
| Typ urządzenia | logika 0td | logika 1 | ||||
| TTL | 0 do 0.8 V | 2.0 do 5V (VCC) | ||||
| CMOS | 0 do 1.5 V | 3.,3b6ace8467″>
na podstawie powyższych obserwacji możemy zdefiniować idealną cyfrową bramę logiczną TTL jako taką, która ma logikę”niskiego”poziomu”0 „o 0 woltach (uziemienie) i” wysokiego „poziomu” 1 „o +5 woltów i 100-bitową.można to wykazać jako: idealne poziomy napięcia bramki logicznej TTL
gdzie otwarcie lub zamknięcie przełącznika tworzy poziom logiczny” 1″lub poziom logiczny”0 „z rezystorem R znanym jako rezystor” pull-up”., cyfrowy szum logicznyjednak pomiędzy tymi zdefiniowanymi wysokimi i niskimi wartościami leży to, co ogólnie nazywa się „ziemią niczyją” (niebieski obszar powyżej) i jeśli zastosujemy Napięcie sygnału o wartości w tym obszarze niczyim nie wiemy, czy bramka logiczna odpowie na niego jako poziom „0” czy jako poziom „1”, A wyjście stanie się nieprzewidywalne., hałas to nazwa nadana przypadkowemu i niepożądanemu napięciu, które jest indukowane w obwodach elektronicznych przez zakłócenia zewnętrzne, takie jak pobliskie przełączniki, wahania zasilania lub przewody i inne przewody, które odbierają bezpańskie promieniowanie elektromagnetyczne. Następnie, aby bramka logiczna nie miała wpływu na hałas w musi mieć pewien margines hałasu lub odporność na hałas., Cyfrowa bramka logiczna odporność na zakłócenia
w powyższym przykładzie sygnał szumu jest nakładany na napięcie zasilania Vcc i tak długo, jak pozostaje powyżej minimalnego poziomu (VON(min)), wejście odpowiadające wyjściu bramki logicznej nie ma wpływu. Ale gdy poziom hałasu staje się wystarczająco duży, a skok szumu powoduje spadek poziomu wysokiego napięcia poniżej tego minimalnego poziomu, bramka logiczna może interpretować ten skok jako Wejście niskiego poziomu i odpowiednio przełączać wyjście, powodując fałszywe przełączanie wyjścia., Następnie, aby bramka logiczna nie była narażona na szum, musi być w stanie tolerować pewną ilość niepożądanego szumu na swoim wejściu bez zmiany stanu wyjściowego. proste Cyfrowe bramki logiczneproste cyfrowe bramki logiczne mogą być wykonane przez połączenie tranzystorów, diod i rezystorów z prostym przykładem logiki diodowo-Rezystorowej (DRL) i bramki oraz bramki NAND diodowo-tranzystorowej (DTL) podanej poniżej.,
The simple 2-input Diode-Resistor AND gate can be converted into a NAND gate by the addition of a single transistor inverting (NOT) stage., Używanie dyskretnych komponentów, takich jak diody, rezystory i tranzystory do tworzenia cyfrowych obwodów bramki logicznej, nie jest używane w praktycznych układach logicznych dostępnych na rynku, ponieważ obwody te cierpią z powodu opóźnienia propagacji lub opóźnienia bramki, a także utraty mocy z powodu rezystorów podciąganych. kolejną wadą logiki diodowo-rezystorowej jest to, że nie ma funkcji „Fan-out”, która jest zdolnością pojedynczego wyjścia do napędzania wielu wejść kolejnych stopni. Również ten typ konstrukcji nie wyłącza się w pełni, ponieważ logika ” 0 ” wytwarza napięcie wyjściowe wynoszące 0.,6v (spadek napięcia diodowego), więc zamiast tego stosuje się następujące układy TTL i CMOS. podstawowe bramki logiczne TTLprosta dioda-Rezystor i bramka powyżej wykorzystuje oddzielne Diody dla swoich wejść, po jednej dla każdego wejścia., Ponieważ Tranzystor bipolarny to dwa złącza diodowe połączone ze sobą, reprezentujące urządzenie NPN (ujemny-dodatni-ujemny) lub urządzenie PNP( dodatni-ujemny-dodatni), Diody wejściowe obwodu logiki diodowo-tranzystorowej (DTL) mogą być zastąpione przez jeden tranzystor NPN z wieloma wejściami emitera, tworząc inny typ układu logicznego zwanego logiką tranzystorowo-tranzystorową lub TTL, jak pokazano., 
2-wejściowa bramka NAND Ten uproszczony Obwód bramki NAND składa się z tranzystora wejściowego, TR1, który ma dwa (lub więcej) terminale emitera i jednostopniowy odwracający Obwód tranzystora przełączającego NPN tr2. gdy jeden lub oba emitery tr1 reprezentujące wejścia „A” i „B” są podłączone do poziomu logicznego „0” (niski), Prąd bazowy TR1 przechodzi przez złącze baza / emiter do masy (0V), tr1 nasyca się i następuje jego zacisk kolektora., Działanie to powoduje, że podstawa TR2 staje się podłączona do masy (0V), stąd TR2 jest „wyłączony”, a wyjście na Q jest wysokie. przy obu wejściach „a” i „B” wysokich na poziomie logicznym „1”, tranzystor wejściowy TR1 wyłącza się „OFF”, Podstawa tranzystora przełączającego TR2 staje się wysoka i włącza ją „ON”, więc wyjście na Q jest niskie z powodu działania przełączającego tranzystora. Wiele emiterów TR1 jest podłączonych jako wejścia, tworząc w ten sposób funkcję bramki NAND., Cyfrowa bramka logiczna sprzężona z emiteremcyfrowa bramka logiczna sprzężona z emiterem (ang. Emitter-Coupled Digital Logic Gate) jest innym typem cyfrowej bramki logicznej wykorzystującej bipolarną logikę tranzystorową, w której Tranzystory nie są obsługiwane w obszarze nasycenia, tak jak w przypadku standardowej cyfrowej bramki logicznej TTL. Zamiast tego obwody wejściowe i wyjściowe są tranzystorami podłączonymi push-pull o napięciu zasilania ujemnym w stosunku do masy., ma to wpływ na zwiększenie szybkości działania bramek logicznych sprzężonych z emiterem do zakresu gigaherców w porównaniu ze standardowymi typami TTL, ale szum ma większy wpływ w logice ECL, ponieważ nienasycone Tranzystory działają w swoim obszarze aktywnym i wzmacniają, a także przełączają sygnały., Podrodzina „74” układów scalonychdzięki ulepszeniom w konstrukcji układów uwzględniającym opóźnienia propagacji, Pobór prądu, wymagania fan-in i fan-out itp., Ten typ tranzystora bipolarnego TTL stanowi podstawę rodziny układów logiki cyfrowej „74”, takich jak „7400” Quad 2-wejściowa bramka NAND lub „7402” Quad 2-wejściowa bramka NOR itp., dostępne są rodziny układów scalonych serii 74xxx odnoszące się do różnych technologii stosowanych do produkcji bram i oznaczane są literami znajdującymi się pomiędzy oznaczeniem 74 A numerem urządzenia. Istnieje wiele podrodzin TTL, które zapewniają szeroki zakres prędkości przełączania i zużycia energii, takich jak 74L00 lub 74als00 NAND gate, były „L” oznacza „Low-power TTL” i „ALS” oznacza „Advanced Low-power Schottky TTL” i są one wymienione poniżej.,
Podstawowa Cyfrowa bramka logiczna CMOSjedną z głównych wad serii cyfrowych bramek logicznych TTL jest to, że bramki logiczne są oparte na technologii logiki tranzystorów bipolarnych i ponieważ tranzystory są urządzeniami zasilanymi prądem, zużywają duże ilości energii ze stałego zasilacza +5 V., ponadto bramki tranzystorów bipolarnych TTL mają ograniczoną prędkość roboczą przy przełączaniu ze stanu „OFF” do stanu „ON” i odwrotnie zwane „bramką” lub „opóźnieniem propagacji”. Aby przezwyciężyć te ograniczenia, opracowano bramki logiczne Mos zwane „CMOS” (Complementary Metal Oxide Semiconductor), które wykorzystują” Tranzystory efektów polowych ” lub Fet., ponieważ te bramki wykorzystują zarówno kanał P, jak i kanał N MOSFET jako urządzenie wejściowe, w warunkach spoczynku bez przełączania, pobór mocy bramek CMOS jest prawie zerowy (1 do 2µa), co czyni je idealnymi do stosowania w obwodach baterii o małej mocy i z prędkościami przełączania powyżej 100MHz do użytku w obwodach czasowych wysokiej częstotliwości i obwodach komputerowych., 
2-wejściowa bramka NAND Ten podstawowy przykład bramki CMOS zawiera trzy N-kanałowe normalnie wyłączone wzmacniacze MOSFET, po jednym dla każdego wejścia składającego się z FET1 i FET2, oraz dodatkowy przełącznik MOSFET, FET3, który jest stronniczy na stałe „włączony” przez swoją bramę. gdy jedno lub oba wejścia „A” i „B” są uziemione do poziomu logicznego „0”, odpowiednie wejścia MOSFET, FET1 lub FET2 są wyłączone „OFF”, wytwarzając logiczny stan wyjściowy „1” (Wysoki) z terminala źródłowego FET3., tylko wtedy, gdy oba wejścia „A” i „B” są utrzymywane wysoko na poziomie logicznym „1”, prąd przepływa przez odpowiedni MOSFET, przełączając go „na”, wytwarzając stan wyjściowy na poziomie Q równoważnym poziomowi logicznemu „0”, ponieważ oba MOSFETY, FET1 i FET2 są przewodzone. W ten sposób powstaje działanie przełączające reprezentujące funkcję bramki NAND. ulepszenia w konstrukcji obwodów pod względem szybkości przełączania, niskiego zużycia energii i ulepszonych opóźnień propagacji doprowadziły do opracowania standardowej rodziny układów logicznych CMOS 4000 „CD”, które uzupełniają zakres TTL., podobnie jak w przypadku standardowych cyfrowych bramek logicznych TTL, wszystkie główne cyfrowe bramki logiczne i urządzenia są dostępne w pakiecie CMOS, takim jak CD4011, Quad 2-input NAND gate lub CD4001, Quad 2-input NOR gate wraz ze wszystkimi ich podrodzinami. podobnie jak logika TTL, komplementarne obwody MOS (CMOS) wykorzystują fakt, że zarówno urządzenia kanału N, jak i urządzenia kanału p mogą być wytwarzane razem na tym samym materiale podłoża, tworząc różne funkcje logiczne., jedną z głównych wad w zakresie CMOS układów scalonych w porównaniu do ich równoważnych typów TTL jest to, że są one łatwo uszkodzone przez elektryczność statyczną. W przeciwieństwie do bramek logicznych TTL, które działają na pojedynczym napięciu +5V zarówno dla ich poziomów wejściowych, jak i wyjściowych, cyfrowe bramki logiczne CMOS działają na pojedynczym napięciu zasilania od +3 do +18 V. do popularnych podrodzin CMOS należą:
należy pamiętać, że bramki logiczne CMOS i urządzenia są statyczne wrażliwe, dlatego zawsze należy zachować odpowiednie środki ostrożności podczas pracy na antystatycznych matach lub szlabanach warsztatowych, nosząc antystatyczną opaskę i nie usuwając części z antystatycznego opakowania, dopóki nie będzie to wymagane., w następnym tutorialu dotyczącym cyfrowych bramek logicznych przyjrzymy się funkcji logiki cyfrowej i bramki stosowanej zarówno w układach logicznych TTL, jak i CMOS, a także jej definicji algebry Boolowskiej i tablicach prawdy.    |
Dodaj komentarz