Digitala Logiska Grindar

den Digitala logiska grindar kan ha mer än en ingång, till exempel ingångar A, B, C, D etc. men i allmänhet endast har en digital utgång (Q). Individuella logiska grindar kan anslutas eller kaskad tillsammans för att bilda en logisk grindfunktion med valfritt antal ingångar, eller för att bilda kombinations-och sekventiella typkretsar, eller för att producera differnt logiska grindfunktioner från standardportar.,

standard kommersiellt tillgängliga digitala logikportar finns i två grundläggande familjer eller former, TTL som står för Transistor-Transistorlogik som 7400-serien och CMOS som står för komplementär metalloxid-kisel som är 4000-serien chips. Denna notation av TTL eller CMOS avser logiktekniken som används för att tillverka den integrerade kretsen, (IC) eller ett” chip ” som det brukar kallas.,

generellt sett använder TTL logic IC NPN och PNP-Typ bipolära Korstransistorer medan CMOS logic IC använder kompletterande MOSFET-eller JFET-Typfältseffekttransistorer för både inmatnings-och utmatningskretsar.,

liksom TTL och CMOS-teknik kan enkla digitala logiska grindar också göras genom att ansluta dioder, transistorer och motstånd för att producera RTL, Resistor-Transistor logiska grindar, DTL, diod-Transistor logiska grindar eller ECL, Emitter-kopplade logiska grindar men dessa är mindre vanliga nu jämfört med den populära CMOS-familjen.

integrerade kretsar eller IC: s som de kallas mer allmänt, kan grupperas i familjer enligt antalet transistorer eller ”grindar” som de innehåller., Till exempel, en enkel och grind min innehåller endast ett fåtal enskilda transistorer, var som en mer komplex mikroprocessor kan innehålla många tusentals enskilda transistor grindar. Integrerade kretsar kategoriseras enligt antalet logiska grindar eller kretsarnas komplexitet inom ett enda chip med den allmänna klassificeringen för antalet enskilda grindar som ges som:

klassificering av integrerade kretsar

• småskalig Integration eller (SSI) – innehåller upp till 10 transistorer eller några grindar inom ett enda paket som och, eller, inte grindar.,
• Medelskala Integration eller (MSI) – mellan 10 och 100 transistorer eller tiotals portar inom ett enda paket och utföra digitala operationer såsom adders, avkodare, räknare, flip-flops och multiplexrar.
• storskalig Integration eller (LSI) – mellan 100 och 1000 transistorer eller hundratals grindar och utföra specifika digitala operationer såsom I/O-chips, minne, aritmetiska och logiska enheter.,
• mycket storskalig Integration eller (VLSI)-mellan 1000 och 10.000 transistorer eller tusentals grindar och utföra beräkningsoperationer såsom processorer, stora minnesmatriser och programmerbara logiska enheter.
• Super-storskalig Integration eller (SLSI) – mellan 10.000 och 100.000 transistorer inom ett enda paket och utföra beräkningsoperationer såsom mikroprocessor chips, mikrokontroller, grundläggande bilder och räknare.,
• Ultra – storskalig Integration eller (ULSI) – mer än 1 miljon transistorer-de stora pojkarna som används i datorer processorer, GPU, videoprocessorer, mikro-controllers, FPGA och komplexa bilder.

medan ”ultra large scale” ULSI-klassificeringen är mindre väl använd, kallas en annan integrationsnivå som representerar komplexiteten hos den integrerade kretsen System-on-Chip eller (SOC) för kort., Här produceras de enskilda komponenterna som mikroprocessorn, minnet, kringutrustning, I/O logic etc, alla på en enda bit kisel och som representerar ett helt elektroniskt system inom ett enda chip, som bokstavligen sätter ordet ”integrerat” i integrerad krets.

dessa kompletta integrerade chips som kan innehålla upp till 100 miljoner enskilda kisel – CMOS-transistorportar inom ett enda paket används vanligtvis i mobiltelefoner, digitalkameror, mikrokontroller, pics och robottyp.,

Moores lag

1965 förutspådde Gordon Moore medgrundare av Intel corporation att ”antalet transistorer och motstånd på ett enda chip kommer att fördubblas var 18: e månad” angående utvecklingen av halvledarportteknik. När Gordon Moore gjorde sin berömda kommentar långt tillbaka i 1965 fanns det ungefär bara 60 enskilda transistorportar på ett enda kiselchip eller dö.

världens första mikroprocessor 1971 var Intel 4004 som hade en 4-bitars databuss och innehöll cirka 2,300 transistorer på ett enda chip, som fungerade på cirka 600kHz., Idag har Intel Corporation placerat en svindlande 1,2 miljarder individuella transistorportar på sina nya Quad-core i7-2700K Sandy Bridge 64-bitars mikroprocessor chip som arbetar på nästan 4GHz, och on-chip transistor count stiger fortfarande, eftersom nyare snabbare mikroprocessorer och mikrokontroller utvecklas.

Digital Logic States

den digitala Logic Gate är den grundläggande byggsten från vilken alla digitala elektroniska kretsar och mikroprocessorbaserade system är konstruerade från. Grundläggande digitala logiska grindar utför logiska operationer av och, eller och inte på binära tal.,

i digital logikdesign är endast två spänningsnivåer eller tillstånd tillåtna och dessa tillstånd kallas i allmänhet logik ”1” och logik ”0”, eller hög och låg, eller sant och falskt. Dessa två stater är representerade i Booleska Algebra och standard sanningstabeller med de binära siffrorna ”1” respektive ”0”.

ett bra exempel på ett digitalt tillstånd är en enkel strömbrytare. Omkopplaren kan vara antingen ”på” eller ”av”, ett tillstånd eller det andra, men inte båda samtidigt.,UE (t)

hög (H) Logic ”0” FALSE (F) låg (l)

de flesta digitala logiska grindar och digitala logiksystem använder ”positiv logik”, där en logiknivå ”0” eller ”låg (T) representeras av en nollspänning, 0V eller jord och en logisk nivå ”1” eller ”hög” representeras av en högre spänning som +5 volt, med växling från en spänningsnivå till den andra, från antingen en logisk nivå ”0” till en ”1” eller en ”1” till en ”0” görs så snabbt som möjligt för att förhindra felaktig drift av logikkretsen.,

det finns också ett komplementärt ”negativ logik” – system där värdena och reglerna för en logik ” 0 ” och en logik ”1” är omvända men i den här handledningssektionen om digitala logikportar hänvisar vi bara till den positiva logikkonventionen eftersom den är den vanligaste.

i standard TTL (transistor-transistorlogik) IC finns ett fördefinierat spänningsområde för ingångs-och utgångsspänningsnivåer som definierar exakt vad som är en logisk ”1” – nivå och vad är en logisk ”0” – nivå och dessa visas nedan.,

TTL-Ingång & utspänning Nivåer

Det finns ett stort utbud av logiska grinden typer i både bipolär-7400 och CMOS 4000 familjer av digitala logiska grindar som 74Lxx, 74LSxx, 74ALSxx, 74HCxx, 74HCTxx, 74ACTxx etc, med var och en har sin egen distinkta fördelar och nackdelar i förhållande till andra. Den exakta kopplingsspänningen som krävs för att producera antingen en logik ” 0 ” eller en logik ”1” beror på den specifika logikgruppen eller familjen.,

Vid användning av en standard +5 volt-matning anses dock TTL-spänningsingång mellan 2,0 v och 5v vara en logisk ”1” eller ”hög” medan någon spänningsingång under 0,8 v erkänns som en logisk ”0” eller ”låg”. Spänningsområdet mellan dessa två spänningsnivåer antingen som en ingång eller som en utgång kallas den obestämda regionen och som arbetar inom denna region kan orsaka logikporten att producera en falsk utgång.

CMOS 4000 logic-familjen använder olika spänningsnivåer jämfört med TTL-typerna eftersom de är utformade med hjälp av fälteffektstransistorer eller FET., I CMOS-teknik fungerar en logisk ”1” – nivå mellan 3,0 och 18 volt och en logisk ”0” – nivå är under 1,5 volt. Därefter visar följande tabell skillnaden mellan logiska nivåer av traditionella TTL och CMOS logiska grindar.

TTL-och CMOS-logiska nivåer

Enhetstyp	logik 0	logik 1
TTL	0 till 0,8 v	2,0 till 5V (VCC)
CMOS	0 till 1,5 V	3.,0 till 18v (VDD)

sedan från ovanstående observationer kan vi definiera den ideala TTL digitala logikporten som en som har en ”låg” nivålogik ”0” av 0 volt (mark) och en ”hög” nivålogik ”1” av +5 volt och detta kan demonstreras som:

ideal TTL digital logic gate spänningsnivåer

där öppnandet eller stängningen av omkopplaren ger antingen en logisk nivå ”1” eller en logisk nivå ”0” med motståndet R kallas en ”pull-up” motstånd.,

Digital Logic Noise

mellan dessa definierade höga och låga värden ligger det som vanligtvis kallas en ”no-mans land” (det blå området ovan) och om vi tillämpar en Signalspänning av ett värde inom denna No-Mans landområde vet vi inte om logic gate kommer att svara på det som en nivå ”0” eller som en nivå ”1”, och utgången blir oförutsägbar.,

brus är namnet på en slumpmässig och oönskad spänning som induceras till elektroniska kretsar genom yttre störningar, såsom från närliggande brytare, strömförsörjningsfluktuationer eller från ledningar och andra ledare som plockar upp herrelösa elektromagnetisk strålning. Då för att en logisk grind inte ska påverkas av buller i måste ha en viss mängd brusmarginal eller bullerimmunitet.,

Digital Logic Gate Noise Immunity

i exemplet ovan är brussignalen överlagrad på VCC-matningsspänningen och så länge Den ligger över miniminivån (VON(min)) är ingången en motsvarande utgång från logic gate opåverkad. Men när ljudnivån blir tillräckligt stor och en brusspik gör att högspänningsnivån sjunker under denna miniminivå, kan logic gate tolka denna spik som en lågnivåingång och byta utsignalen vilket ger en falsk utgångsomkoppling., För att logikporten inte ska påverkas av buller måste den kunna tolerera en viss mängd oönskat ljud på sin ingång utan att ändra utmatningstillståndet.

enkla grundläggande digitala logiska grindar

enkla digitala logiska grindar kan göras genom att kombinera transistorer, dioder och motstånd med ett enkelt exempel på en Diodmotståndslogik (DRL) och gate och en Diodtransistorlogik (DTL) NAND gate ges nedan.,

Diode-Resistor Circuit	Diode-Transistor circuit
2-input AND Gate	2-input NAND Gate

The simple 2-input Diode-Resistor AND gate can be converted into a NAND gate by the addition of a single transistor inverting (NOT) stage., Användning av diskreta komponenter såsom dioder, motstånd och transistorer för att göra digitala logiska grindkretsar används inte i praktiska kommersiellt tillgängliga logic IC: s eftersom dessa kretsar lider av förökning fördröjning eller grindfördröjning och även effektförlust på grund av pull-up motstånd.

en annan nackdel med diodmotstånd logik är att det inte finns någon ”fläkt-out” anläggning som är förmågan hos en enda utgång för att driva många ingångar i nästa steg. Även denna typ av design stänger inte helt ” av ”som en logik” 0 ” ger en utgångsspänning på 0.,6v (diodspänningsfall), så följande TTL-och CMOS-kretsdesigner används istället.

grundläggande TTL-logiska grindar

det enkla Diodmotståndet och porten ovan använder separata dioder för sina ingångar, en för varje ingång., Som en bipolär transistor är effektivt två diod korsningar sammankopplade, som representerar antingen en NPN (negativ-negativ-negativ) enhet eller en PNP (positiv-negativ-positiv) enhet, ingångs dioder av diod-transistor logic (DTL) krets kan ersättas av en enda NPN transistor med flera emitteringångar för att bilda en annan typ av logisk krets som kallas transistor-transistor logic eller TTL som visas.,

denna förenklade NAND gate krets består av en ingångstransistor, TR1 som har två (eller flera) emitter terminaler och ett enda steg invertera NPN switching transistor krets av TR2.

När antingen eller båda av emittrarna av TR1 som representerar ingångar ”A” och ”B” är anslutna till logiknivå ”0” (låg), passerar basströmmen av TR1 genom sin bas/emitterkorsning till marken (0V), TR1 mättat och dess samlarterminal följer., Denna åtgärd resulterar i att basen av TR2 blir ansluten till marken (0V), varför TR2 är ”av” och utgången vid Q är hög.

med båda ingångarna ”A” och ”B” hög på logiknivå ”1”, stänger ingångstransistorn TR1 av”, basen för att byta transistor TR2 blir hög och slår på den” på ”så utgången vid Q är låg på grund av transistorns omkopplingsverkan. De flera emittrarna av TR1 är anslutna som ingångar vilket ger en NAND gate-funktion.,

Emitter-kopplad Digital Logic Gate

Emitter kopplad logik eller helt enkelt ECL, är en annan typ av digital logic gate som använder bipolär transistor logik där transistorer inte drivs i mättnadsområdet, eftersom de är med standard TTL digital logic gate. Istället är ingångs-och utgångskretsarna push-pull-anslutna transistorer med matningsspänningen negativ med avseende på jord.,

detta har effekten att öka hastigheten på driften av emitterkopplade logiska grindar upp till Gigahertz-intervallet jämfört med standard TTL-typerna, men buller har en större effekt i ECL-logiken, eftersom de omättade transistorerna arbetar inom deras aktiva region och förstärker såväl som omkopplarsignaler.,

underfamiljerna ”74” av integrerade kretsar

med förbättringar i kretsdesignen för att ta hänsyn till utbredningsförseningar, strömförbrukning, fläktinmatning och fläktutmatning etc. utgör denna typ av TTL-bipolär transistorteknik grunden för den prefixerade ”74”-familjen av digital logic IC: s, såsom ”7400” Quad 2-input NAND gate, eller ”7402” Quad 2-input eller gate etc.,

underfamiljer i 74xxx – serien IC finns tillgängliga för de olika teknikerna som används för att tillverka portarna och de betecknas med bokstäverna mellan 74-beteckningen och enhetsnumret. Det finns ett antal TTL-underfamiljer tillgängliga som ger ett brett utbud av omkopplingshastigheter och strömförbrukning som 74L00 eller 74ALS00 NAND-porten, var ”L” står för ”Low-power TTL” och ”ALS” står för ”Advanced Low-power Schottky TTL” och dessa listas nedan.,

• • 74xx eller 74Nxx: Standard TTL – dessa enheter är den ursprungliga TTL-familjen av logiska grindar som introducerades i början av 70-talet. de har en utbredningsfördröjning på cirka 10ns och en strömförbrukning på ca 10mW. Matningsspänningsområde: 4,75 till 5,25 volt

i • * 74Lxx: låg effekt TTL – strömförbrukningen förbättrades över standardtyper genom att öka antalet interna motstånd men på bekostnad av en minskning av växlingshastigheten. Matningsspänningsområde: 4,75 till 5,25 volt i • * 74Hxx: hög hastighet TTL-omkopplingshastighet förbättrades genom att minska antalet interna motstånd., Detta ökade också strömförbrukningen. Matningsspänningsområde: 4.75 till 5.25 volt i • * 74Sxx: Schottky TTL – Schottky teknik används för att förbättra ingångsimpedans, växlingshastighet och strömförbrukning (2MW) jämfört med 74Lxx och 74Hxx typer. Matningsspänningsområde: 4,75 till 5,25 volt i • * 74LSxx: låg effekt Schottky TTL-samma som 74Sxx typer men med ökade interna motstånd för att förbättra strömförbrukningen. Matningsspänningsområde: 4.75 till 5.,25 volt

• • 74ASxx: Avancerad Schottky TTL – Förbättrad design över 74Sxx Schottky typer optimerad för att öka byta hastighet på bekostnad av energiförbrukning på cirka 22mW. Matningsspänningsområde: 4.5 till 5.5 volt

i • * 74ALSxx: avancerad låg effekt Schottky TTL-lägre strömförbrukning på ca 1mW och högre omkopplingshastighet på 4NS jämfört med 74LSxx-typer. Matningsspänningsområde: 4,5 till 5,5 volt i • * 74HCxx: höghastighets CMOS-CMOS-teknik och transistorer för att minska strömförbrukningen på mindre än 1uA med CMOS-kompatibla ingångar. Matningsspänningsområde: 4,5 till 5.,5 volt

• • 74HCTxx: höghastighets-CMOS – CMOS-teknik och transistorer för att minska energiförbrukning på mindre än 1uA men har ökat överföringsfördröjning av om 16nS på grund av TTL-kompatibla ingångar. Matningsspänningsområde: 4,5 till 5,5 volt

grundläggande CMOS Digital Logic Gate

en av de största nackdelarna med TTL digital logic gate-serien är att de logiska grindarna är baserade på bipolär transistorlogikteknik och som transistorer är strömstyrda enheter, förbrukar de stora mängder ström från en fast +5 volt strömförsörjning.,

TTL-bipolära transistorportar har också en begränsad driftshastighet vid växling från ett ” av ”- tillstånd till ett” på ”-tillstånd och vice versa kallat” porten ”eller”förökningsfördröjning”. För att övervinna dessa begränsningar utvecklades kompletterande MOS som kallas ”CMOS” (komplementär Metalloxidhalvledare) logiska grindar som använder ”Fälteffektstransistorer” eller FET.,

eftersom dessa grindar använder både P-kanal och N-kanal MOSFET som sin inmatningsenhet, vid quiescent förhållanden utan växling, är strömförbrukningen för CMOS-grindar nästan noll ,( 1 till 2µa) vilket gör dem idealiska för användning i lågeffektbatterikretsar och med omkopplingshastigheter uppemot 100MHz för användning i högfrekventa timing och datorkretsar.,

detta grundläggande CMOS gate exempel innehåller tre n-channel normalt-off förbättring MOSFET s, en för varje ingång bestående av FET1 och FET2, och en ytterligare switching MOSFET, FET3 som är partisk permantly ”på” genom sin Grind.

När en eller båda ingångarna ”A” och ”B” är jordade till logiknivå ”0”, stängs motsvarande ingång MOSFET, FET1 eller FET2 av ”off” som producerar en logisk ”1” (hög) utgång från KÄLLTERMINALEN för FET3.,

endast när båda ingångarna ” A ”och” B ”hålls högt på logiknivå” 1″, strömmar strömmen genom motsvarande MOSFET som byter den” på ”som producerar ett utgångsläge vid Q som motsvarar en logiknivå” 0 ” som båda MOSFET, FET1 och FET2 utför. Därför producerar omkopplingsverkan representant för en NAND gate-funktion.

förbättringar i kretsdesignen när det gäller omkopplingshastighet, låg strömförbrukning och förbättrade utbredningsfördröjningar har resulterat i att standard CMOS 4000 ”CD” – familjen av logic IC utvecklas som kompletterar TTL-sortimentet.,

som med standard TTL digitala logiska grindar, alla de stora digitala logiska grindar och enheter finns i CMOS-paketet såsom CD4011, en Quad 2-input NAND gate, eller CD4001, en Quad 2-input eller gate tillsammans med alla sina underfamiljer.

som TTL logic utnyttjar komplementära mos-kretsar (CMOS) det faktum att både n-kanals-och P-kanalanordningar kan tillverkas tillsammans på samma substratmaterial för att bilda olika logiska funktioner.,

en av de största nackdelarna med CMOS-sortimentet av IC jämfört med deras motsvarande TTL-typer är att de lätt skadas av statisk elektricitet. Även till skillnad från TTL logic gates som arbetar på enstaka + 5V-spänningar för både ingångs-och utgångsnivåer, fungerar CMOS digital logic gates på en enda matningsspänning på mellan +3 och +18 volt.

vanliga CMOS-underfamiljer inkluderar:

• * 4000B-serien: Standard CMOS – dessa enheter är den ursprungliga buffrade CMOS-familjen av logiska grindar som introducerades i början av 70 – talet och fungerar från en matningsspänning på 3,0 till 18v d.c.,
• • 74C-serien: 5V CMOS – dessa enheter är pin-kompatibla med standard 5V TTL-enheter eftersom deras logiska växling implementeras i CMOS men med TTL-kompatibla ingångar. De verkar från en matningsspänning på 3,0 till 18v d.c.

Observera att CMOS-logiska grindar och enheter som är känsliga för statisk elektricitet, så alltid vidta lämpliga försiktighetsåtgärder för att arbeta med antistatisk mats eller jordad arbetsbänkar, bär ett antistatiskt armband och inte att ta bort en del från dess antistatiska förpackningen förrän du behöver det.,

i nästa handledning om digitala logiska grindar kommer vi att titta på den digitala logiken och Gate-funktionen som används i både TTL och CMOS-logikkretsar samt dess Booleska algebra-definition och sanningstabeller.